公开(公告)号：CN109542839B

公开(公告)日：2024-09-03

申请号：CN201910049564.7

申请日：2019-01-18

申请人： 清华大学

发明人： 任天令 ,  李宇星 ,  梁仁荣 ,  赵瑞婷 ,  刘厚方 ,  王方伟 ,  熊本宽 ,  杨轶

IPC分类号： G06F15/78 ,  G11C11/22 ,  G11C5/12 ,  G11C5/14

摘要： 本发明公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。

公开(公告)号：CN115799866A

公开(公告)日：2023-03-14

申请号：CN202210950733.6

申请日：2022-08-09

申请人： 英特尔公司

发明人： 李祥 ,  G·韦尔吉斯 ,  J·麦考尔 ,  李钦

IPC分类号： H01R12/57 ,  H01R12/71 ,  H01R13/02 ,  H01R13/6461 ,  G11C5/12

摘要： 系统、装置和方法可以提供一种存储器模块，该存储器模块包括：动态随机存取存储器(DRAM)；沿着DRAM的第一侧定位的第一多个接触焊盘；第一多个L形接触件，其中，第一多个L形接触件中的每一个被焊接到第一多个接触焊盘中的一个；沿着DRAM的第二侧定位的第二多个接触焊盘；以及第二多个L形接触件，其中，第二多个L形接触件中的每一个被焊接到第二多个接触焊盘中的一个。

公开(公告)号：CN115019845A

公开(公告)日：2022-09-06

申请号：CN202210198079.8

申请日：2022-03-02

申请人： 美光科技公司

发明人： A·法鲁辛 ,  刘海涛 ,  M·J·金

IPC分类号： G11C5/06 ,  G11C5/12 ,  G11C16/10 ,  G11C16/34

摘要： 本申请涉及选择栅极栅极诱导漏极泄漏增强。各种应用可包含存储器装置，其设计成在存储器擦除操作期间提供增强型栅极诱导漏极泄漏GIDL电流。在将电压施加到最顶部选择栅极晶体管的所述栅极后，可通过增强所述最顶部选择栅极晶体管的沟道结构中的电场将增强型操作提供到存储器单元串。可通过使用分割式插塞作为接触件将此电场提供到所述最顶部选择栅极晶体管的所述沟道结构，其中所述分割式插塞具有接触所述沟道结构的一或多个导电区和接触所述沟道结构的一或多个非导电区。所述分割式插塞可为数据线与所述沟道结构之间的接触件的部分。论述额外装置、系统和方法。

公开(公告)号：CN114898785A

公开(公告)日：2022-08-12

申请号：CN202210563234.1

申请日：2022-05-19

申请人： 长鑫存储技术有限公司

发明人： 蔡政 ,  郭恒飞

IPC分类号： G11C5/06 ,  G11C5/12 ,  H01L23/10 ,  H01L25/10

摘要： 本公开提供一种半导体存储模块、装置和存储器系统，半导体存储模块包括设置有多个存储芯片的基体和设置于基体第一侧的第一连接部，以及设置于基体第二侧的第二连接部，第一连接部上设置第一导电结构，第二连接部上设置第二导电结构，第一导电结构和第二导电结构与多个存储芯片电连接，形成第一信号通路。本公开中，两个半导体存储模块之间可通过第一连接部和第二连接部进行连接，由于第一连接部和第二连接部上均设置有导电结构，且均与半导体存储模块上的存储芯片电连接，从而在半导体存储模块连接在一起时，不同半导体存储模块的第一信号通路之间形成电连接，通过第一连接部和第二连接部即可实现内存容量的扩展，扩展方式简单，易于实现。

公开(公告)号：CN114078492A

公开(公告)日：2022-02-22

申请号：CN202110930321.1

申请日：2021-08-13

申请人： 美光科技公司

发明人： 韦磊 ,  A·T·巴顿

IPC分类号： G11C5/12 ,  G11C5/06 ,  G11C5/02

摘要： 本申请是针对存储器阵列中的存取线的减小的电阻率。第一金属层可形成于通孔上方，所述通孔配置成使存储器阵列的存取线与对应驱动器耦合。所述第一金属层可氧化，且随后第二金属层可形成于所述氧化的第一金属层上方。所述存储器装置的一或多个存取线可由所述第二金属层、所述氧化的第一金属层或两者形成。

公开(公告)号：CN102292773B

公开(公告)日：2015-11-25

申请号：CN201080005490.4

申请日：2010-09-27

申请人： 艾沃思宾技术公司

发明人： P·马瑟 ,  J·斯劳特 ,  N·里佐

IPC分类号： G11C5/12

CPC分类号： H01L27/22 ,  B82Y25/00 ,  G01R33/093 ,  H01L43/08

摘要： 三个电桥电路(101、111、121)每一均包括耦合成惠斯通电桥(100)的磁电阻传感器，以在三个正交方向(110、120、130)上感测磁场(160)，它们是通过单个钉扎材料淀积和体晶片设定工序来设定的。三个电桥电路中的一个(121)包括第一磁电阻传感器(141)，其包括：第一感测元件(122)，设置在钉扎层(126)上，第一感测元件(122)具有第一和第二边缘以及第一和第二面；以及第一通量引导件(132)，设置为与衬底的第一面不平行，并且具有接近第一感测元件(122)的第一边缘和第一面的末端。可选的第二通量引导件(136)可以被设置为与衬底的第一面不平行，并且具有接近第一感测元件(122)的第二边缘和第二面的末端。

公开(公告)号：CN1293432A

公开(公告)日：2001-05-02

申请号：CN99121936.8

申请日：1999-10-15

申请人： 沈明东

发明人： 沈明东

IPC分类号： G11C5/12

摘要： 一种堆叠式存储器模组,包括:一具一第一安装表面和一第二安装表面且形成数个电镀贯孔的晶元安装体,至少两各具一设置数个黏接垫的黏接垫安装表面的晶元,至少两分别置于其中一晶元与第一安装表面之间及另一晶元与第二安装表面之间的绝缘胶带层,数个安装在印刷电路板上的锡球,其是设在晶元安装体的一安装表面上,且与对应的电镀贯孔对准及与孔形成壁上的导电材料电连接;多层堆叠式存储器模组由至少两个堆叠式存储器模组组成。

公开(公告)号：CN112368771B

公开(公告)日：2023-06-23

申请号：CN202080002919.8

申请日：2020-10-10

申请人： 长江先进存储产业创新中心有限责任公司

发明人： 刘峻

IPC分类号： G11C7/04 ,  G11C5/06 ,  G11C5/12

摘要： 描述了能够通过使用层压材料来减少存储单元的三维阵列中的单元之间的热串扰量的系统、方法和装置，层压材料进而允许存储单元的较小缩放制造。

公开(公告)号：CN115116497A

公开(公告)日：2022-09-27

申请号：CN202110978150.X

申请日：2021-08-23

申请人： 铠侠股份有限公司

发明人： 松崎和幸 ,  木村直树

IPC分类号： G11C5/06 ,  G11C5/12

摘要： 本发明的一个实施方式提供能够谋求小型化的储存系统。一个实施方式的储存系统具备电路基板、连接器、第1存储系统以及第2存储系统。所述连接器安装于所述电路基板，包括具有在第1方向上排列多个端子的第1端子组的第1插槽和在与所述第1方向交叉的第2方向上离开所述第1插槽且具有在所述第1方向上排列多个端子的第2端子组的第2插槽。所述第1端子组的所述第1方向上的端子排列的顺序与所述第2端子组的所述第1方向上的端子排列的顺序相反。所述第1存储系统被插入到所述第1插槽而与所述第1端子组连接。所述第2存储系统被插入到所述第2插槽而与所述第2端子组连接。

公开(公告)号：CN114400027A

公开(公告)日：2022-04-26

申请号：CN202210014695.3

申请日：2022-01-07

申请人： 威盛电子股份有限公司

发明人： 张乃舜 ,  陈咏涵 ,  陈再生 ,  谭昌黎 ,  欧阳圣邦

IPC分类号： G11C5/12 ,  G11C5/06

摘要： 本发明公开一种接点排列及电子总成，其中该接点排列包括多个接点群。这些接点群的至少一个包括多个共用接点、多个专用接点及多个接地接点。这些共用接点在一第一模式及一第二模式下传递对应第一模式及第二模式的信号。这些专用接点只传递对应第一模式的信号且不传递对应第二模式的信号。这些接地接点围绕这些共用接点及这些专用接点。