-
公开(公告)号：CN102487046A
公开(公告)日：2012-06-06
申请号：CN201010574355.3
申请日：2010-12-06
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/822 , H01L21/77 , H01L21/768 , H01L21/60
摘要： 本发明公开了一种适用于芯片内光互连系统的硅基光电异质集成方法，包括：在硅基CMOS芯片内集成光互连系统中有源部件的驱动电路；在硅基CMOS芯片上生长光子材料层，在光子材料层中制作出光互连系统无源部件，并在硅基CMOS集成电路的电窗口上方刻蚀出电连接孔；在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构；将III-V衬底与硅基CMOS芯片进行键合；在键合后的芯片的III-V外延层上制备光互连系统有源部件，通过电互连布线将光互连系统有源部件与驱动电路连接，形成最上层布线，并封装。本发明在硅/III-V材料平台上和CMOS工艺平台上实现III-V有源光子器件、硅基无源光子器件和硅基CMOS微电子电路的单片集成。
-
公开(公告)号：CN102194859A
公开(公告)日：2011-09-21
申请号：CN201010118896.5
申请日：2010-03-05
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/12 , H01L29/78 , H01L29/778
摘要： 本发明公开了一种高迁移率III-V族半导体MOS界面结构，该结构自下而上依次包括：一单晶衬底(101)；一在该单晶衬底(101)上表面形成的缓冲层(102)；一在该缓冲层(102)上形成的量子阱底部势垒层(103)；一在该量子阱底部势垒层(103)上形成的高迁移率量子阱沟道(104)；一在该高迁移率量子阱沟道(104)上形成的量子阱顶部势垒层(105)；一在该量子阱顶部势垒层(105)上形成的界面控制层(106)；一在该界面控制层(106)上形成的高K栅介质(107)；以及一在该高K栅介质(107)上形成的金属栅结构(108)。本发明同时实现高载流子迁移率与低界面态密度，满足高性能III-V族半导体CMOS技术的要求。
-
公开(公告)号：CN100367475C
公开(公告)日：2008-02-06
申请号：CN200410058034.2
申请日：2004-08-09
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/3205 , B32B15/01
摘要： 本发明涉及半导体技术领域，特别是一种适用于AlGaN/GaN HEMT器件Al/Ti/Al/Pt/Au新型欧姆接触合金系统。提出一种新型结构的欧姆接触Al/Ti/Al/Pt/Au。该合金欧姆接触系统在660—760度范围内，合金时间在20—60秒范围内获得理想的一致的欧姆接触。并得到比较理想的合金形貌，该发明的合金温度、合金时间有较大的选择范围，降低了工艺难度，扩大了工艺宽容度，提高了工艺的重复性。这些优势是现有其它欧姆接触技术所不具备的。
-
公开(公告)号：CN101017779A
公开(公告)日：2007-08-15
申请号：CN200610003070.8
申请日：2006-02-08
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/306 , H01L33/00 , H01L31/00
摘要： 本发明涉及半导体材料加工技术领域，特别是一种在InP基片中湿法刻蚀孔或通孔的方法。方法包括利用电化学腐蚀的方法先在通孔位置电化学腐蚀出穿透InP基片电流微孔，微孔腔与InP基片表面垂直，再采用常规化学腐蚀液进行通孔刻蚀；电化学腐蚀形成的与通孔方向一致多孔的InP。另外，提供了这种通孔的金属化填充方法。半导体光电器件，包括：基片、光电器件有源区外延层、金属化填充的导电通孔、背电极金属层、正电极、焊接凸点、以及器件钝化保护层，在掩膜层上采用常规光刻工艺光刻出通孔开口图形，通孔形成在磷化铟InP衬底上，该半导体光电器件结构具有一正表面和一基本与其相对的背表面，光电器件采用倒扣封装模式。
-
公开(公告)号：CN1734731A
公开(公告)日：2006-02-15
申请号：CN200410058036.1
申请日：2004-08-09
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/3205 , B32B15/01
摘要： 本发明涉及半导体技术领域，特别是一种适用于AlGaN/GaN HEMT器件的欧姆接触Ti/Al/Ti/Pt/Au的合金系统。新型结构的欧姆接触Ti/Al/Ti/Pt/Au，具有很大的工艺宽容度，可以在较低780℃的情况，获得满意的欧姆接触特性，并得到理想的合金形貌，降低了器件研制的难度。这一技术对于掺杂和非掺杂样品同样适用。
-
公开(公告)号：CN1734728A
公开(公告)日：2006-02-15
申请号：CN200410058033.8
申请日：2004-08-09
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/3205 , B32B15/01
摘要： 本发明涉及半导体技术领域，特别是一种适用于AlGaN/GaN HEMT器件的新型欧姆接触Al/Ti/Al/Ti/Pt/Au的欧姆接触系统。新型结构的欧姆接触Al/Ti/Al/Ti/Pt/Au，欧姆接触系统在680℃－760℃范围内，20－60S范围获得理想的一致的欧姆接触。合金温度、合金时间有较大的的选择范围，降低了工艺难度，提高了工艺的重复性。获得到比较理想的合金形貌，降低了器件研制对设备的要求。这些技术方面的优势是现有其它欧姆接触技术所不具备的。
-
公开(公告)号：CN102487024B
公开(公告)日：2014-01-01
申请号：CN201010574339.4
申请日：2010-12-06
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/60 , H01L21/762 , H01L21/768
摘要： 本发明公开了一种采用三维排气孔装置的SOI/III-V整片晶片键合方法，属于硅基光电异质集成技术领域。该三维排气孔装置包括垂直排气孔和水平排气槽两部分组成，垂直排气孔呈圆柱形，深度穿透顶层硅直达埋氧层，它可以使键合过程中产生的H2O和H2气体通过疏松多孔的埋氧层被吸收和扩散。水平排气槽是与孔同心的有一个十字形浅槽，它作为水平的通气装置，起到收集气体，使其快速有效地通过排气孔被吸收和扩散。三维排气孔装置结构的采用大大降低键合界面上的因气泡产生的缺陷，可以有效提高晶片键合质量。
-
公开(公告)号：CN102194859B
公开(公告)日：2013-05-01
申请号：CN201010118896.5
申请日：2010-03-05
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/12 , H01L29/78 , H01L29/778
摘要： 本发明公开了一种高迁移率III-V族半导体MOS界面结构，该结构自下而上依次包括：一单晶衬底(101)；一在该单晶衬底(101)上表面形成的缓冲层(102)；一在该缓冲层(102)上形成的量子阱底部势垒层(103)；一在该量子阱底部势垒层(103)上形成的高迁移率量子阱沟道(104)；一在该高迁移率量子阱沟道(104)上形成的量子阱顶部势垒层(105)；一在该量子阱顶部势垒层(105)上形成的界面控制层(106)；一在该界面控制层(106)上形成的高K栅介质(107)；以及一在该高K栅介质(107)上形成的金属栅结构(108)。本发明同时实现高载流子迁移率与低界面态密度，满足高性能III-V族半导体CMOS技术的要求。
-
公开(公告)号：CN102487104A
公开(公告)日：2012-06-06
申请号：CN201010574100.7
申请日：2010-12-06
申请人： 中国科学院微电子研究所
IPC分类号： H01L31/18
CPC分类号： Y02P70/521
摘要： 本发明公开了一种硅基光电异质集成中的多量子阱混杂能带方法。该方法采用P离子注入诱导实现多量子阱能带混杂，包括以下过程：在进行III-V族外延时增加一层扩散缓冲层；生长一层氧化硅并进行标准光刻，刻蚀出注入窗口；进行P离子注入工艺；进行第一次快速退火后处理工艺，使注入区产生带隙波长的蓝移；利用标准光刻工艺，刻蚀掉部分区域的扩散缓冲层；进行第二次快速退火后处理工艺，使保留扩散缓冲层在原来的基础上再次产生带隙波长的蓝移，在具有相同量子阱结构的III-V族外延片上形成了具有三种不同带隙波长的区域。本发明为基于硅基异质光电集成技术的芯片内光互连系统中不同III-V族有源器件集成提供了材料基础。
-
公开(公告)号：CN102107852A
公开(公告)日：2011-06-29
申请号：CN200910312160.9
申请日：2009-12-24
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种半导体纳米结构和制造方法及其应用，属于半导体材料制备技术领域。所述半导体纳米结构包括单晶硅衬底、介质薄膜、第一缓冲层、半导体籽晶材料、第二缓冲层和半导体纳米功能区；所述介质薄膜形成于所述单晶硅衬底上；所述单晶硅衬底上具有图形化窗口，所述第一缓冲层形成于所述图形化窗口中的单晶硅衬底上，所述半导体籽晶材料层形成于所述第一缓冲层上；所述第二缓冲层和半导体纳米功能区形成于所述介质薄膜上。本发明半导体纳米结构在硅衬底上集成生长时，其载流子迁移率、几何特征与异质结构都能满足高性能CMOS技术与硅基光电集成的要求。
-
-
-
-
-
-
-
-
-
搜索结果
32 条记录 (耗时 0.03 秒)
