-
公开(公告)号：CN104377190B
公开(公告)日：2017-02-15
申请号：CN201310354126.4
申请日：2013-08-14
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L23/544
摘要： 本发明提供一种用于监控集成电路工艺中多晶硅层光刻对准偏差的装置，包括：衬底；所述衬底上设置有有源区，所述有源区的掺杂类型与所述衬底的掺杂类型相同；在所述衬底上，围绕所述有源区外围设置有场区，所述场区延伸至所述有源区的边缘区域的厚度缓慢减薄；在所述场区上，围绕所述有源区的外围设置有截面呈环形的多晶硅层，所述多晶硅层的内环与对应的所述有源区的边缘的间距小于或等于所述多晶硅层光刻所允许的最大的对准偏差值，本发明实施例有效解决了现有技术中，监控集成电路工艺中多晶硅层光刻对准偏差的效率低的技术问题。
-
公开(公告)号：CN106033743A
公开(公告)日：2016-10-19
申请号：CN201510116496.3
申请日：2015-03-17
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/782
摘要： 本发明提供一种BiCMOS集成电路制作方法，包括：在衬底的表面形成第一氧化层，衬底包括阱区和集电区；在第一氧化层表面形成第一光刻胶层；以第一光刻胶层为掩膜，对集电区的预设区域进行离子注入，形成第一离子注入区；去除第一光刻胶层；去除第一氧化层；在衬底的表面形成第二氧化层。本发明提供的BiCMOS集成电路制作方法，能够提高BiCMOS集成电路的合格率。
-
公开(公告)号：CN105762192A
公开(公告)日：2016-07-13
申请号：CN201410804861.5
申请日：2014-12-19
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
摘要： 本发明提供了一种横向高压半导体器件，包括：第一导电类型的衬底；第二导电类型的第一掺杂区，形成在所述衬底内靠近所述横向高压半导体器件的高压端一侧，第一导电类型的第二掺杂区，形成在所述衬底内靠近所述横向高压半导体器件的低压端一侧，所述第二掺杂区与所述第一掺杂区相邻；第二导电类型的第三掺杂区，形成在所述第一掺杂区之下，自所述横向高压半导体器件的高压端一侧向所述横向高压半导体器件的低压端一侧延伸，至少一个第一导电类型的第四掺杂区，形成在所述第三掺杂区内靠近所述高压端一侧。本发明的横向高压半导体器件缓解了击穿电压和导通电阻两者之间的矛盾。
-
公开(公告)号：CN105575779A
公开(公告)日：2016-05-11
申请号：CN201410538333.X
申请日：2014-10-13
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/265
摘要： 本发明提供一种横向高压半导体器件的制作方法，包括：在第一导电类型的衬底表层，形成第二导电类型的各第一离子注入掺杂区，第一离子注入掺杂区的分布密度从横向高压半导体器件的高压端向横向高压半导体器件的低压端的方向上逐渐减小；对衬底进行第一高温处理，以使各第一离子注入掺杂区形成第一扩散区；在衬底上形成外延层；在外延层的表层形成第二导电类型的第二扩散区和第一导电类型的第三扩散区，第三扩散区位于低压端，第二扩散区覆盖第一扩散区且从第三扩散区靠近高压端的一侧起延伸至高压端，第二导电类型与第一导电类型相反。根据本发明的横向高压半导体器件的制作方法，尽量避免了击穿电压和导通电阻两者之间的矛盾。
-
公开(公告)号：CN105448761A
公开(公告)日：2016-03-30
申请号：CN201410426335.X
申请日：2014-08-26
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/66
摘要： 本发明实施例提供一种半导体工艺涨缩值的测试方法及装置。该方法包括：获取方块电阻的阻值、接触孔电阻的阻值和条形电阻两端电压与电流比值；依据所述方块电阻的阻值、所述接触孔电阻的阻值、所述条形电阻的设计宽度、所述条形电阻的设计长度，以及所述条形电阻两端电压与电流比值获得所述条形电阻的宽度的工艺涨缩值。本发明实施例通过测试获得方块电阻的阻值、接触孔电阻的阻值和条形电阻两端电压与电流比值，同时通过条形电阻的设计宽度和条形电阻的设计长度，依据电路原理计算获得条形电阻的宽度的工艺涨缩值，即采用电参数测试方法，不需要破坏性测试，便可准确计算出半导体工艺流程中各层图形复制工艺的涨缩值。
-
公开(公告)号：CN105097505A
公开(公告)日：2015-11-25
申请号：CN201410160444.1
申请日：2014-04-21
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/331 , H01L21/28
摘要： 本发明涉及一种晶体管的多晶硅发射极制造的方法。包括：在包含有N型集电区、P型基区、第一氧化层、第二氧化层的衬底表面进行光刻、刻蚀，形成发射区窗口，露出与发射区窗口宽度相同的P型基区区域；在第一氧化层、第二氧化层的表面和发射区窗口中淀积未掺杂的多晶硅，以使未掺杂的多晶硅完全覆盖发射区窗口区域；在淀积未掺杂的多晶硅后的衬底表面进行光刻、刻蚀，去除发射区窗口区域之外区域的未掺杂的多晶硅；采用离子注入工艺对发射区窗口内的未掺杂的多晶硅注入掺杂元素；对注入掺杂元素后的衬底进行第一热处理，以使发射区窗口中的多晶硅中的掺杂元素扩散至露出的P型基区区域的表层之中，形成N型扩散区。
-
公开(公告)号：CN104810280A
公开(公告)日：2015-07-29
申请号：CN201410040684.8
申请日：2014-01-27
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/324
CPC分类号： H01L21/324
摘要： 本发明公开了一种半导体器件的制造方法，包括如下步骤：对半导体器件的衬底采用前段工艺，其中，所述前段工艺是制造半导体器件需要对衬底采用的工艺的集合；对经前段工艺处理的衬底采用第一次氢气退火工艺。本发明的半导体器件的制造方法，减小了悬挂键的密度，提高了半导体器件的质量。
-
公开(公告)号：CN104795310A
公开(公告)日：2015-07-22
申请号：CN201410023295.4
申请日：2014-01-17
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/02 , H01L23/522
摘要： 本发明提供了一种多晶电阻的制造方法和一种多晶电阻，其中，多晶电阻的制造方法包括：在形成有氧化层和底层氮化硅层的衬底表面生长多晶硅层；对多晶硅层注入掺杂元素；刻蚀掉多晶硅层上的第一预设区域之外的多晶硅，保留第一预设区域的多晶硅，以形成电阻条区域；在形成有电阻条区域的衬底上方，生长顶层氮化硅层，顶层氮化硅层呈台阶状，顶层氮化硅层包括上台面氮化硅层和下台面氮化硅层；刻蚀掉下台面氮化硅层，以及下台面氮化硅层下面的底层氮化硅层；对上台面氮化硅层上的第二预设区域进行刻蚀，形成接触孔；对衬底进行热处理；在接触孔所在的区域镀金属，以形成引线。通过本发明的技术方案，可以节约生产成本，提高电阻的稳定性。
-
公开(公告)号：CN104347504A
公开(公告)日：2015-02-11
申请号：CN201310344316.8
申请日：2013-08-08
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/8234
CPC分类号： H01L21/8234
摘要： 本发明提供一种混合信号集成电路制造方法，根据预设的第一工艺流程，在第一层多晶硅上形成MOS管的栅极、多晶高阻和双多晶电容的下极板；根据预设的第二工艺流程，在第二层多晶硅上形成双多晶电容的上极板；根据预设的第三工艺流程，形成MOS管的源漏区。本发明中，由于在第一层多晶硅形成多晶高阻，且MOS管的源漏区的形成在多晶高阻之后，因此形成MOS管源漏区等其他工艺步骤中需要采用高温工艺，致使多晶高阻中的离子掺杂被充分激活，能够提高多精高阻的精度。
-
公开(公告)号：CN103871878A
公开(公告)日：2014-06-18
申请号：CN201210530437.7
申请日：2012-12-10
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/331 , H01L21/28
CPC分类号： H01L29/66333 , H01L21/28238
摘要： 本发明公开了一种形成厚场氧的方法，用于在IGBT管半成品栅极下方形成厚场氧，该方法包括：向放有IGBT管半成品的加工炉中通入符合第一预定条件的第一气体，对IGBT管半成品进行场氧化，在IGBT管半成品的光刻区生成场氧化层，获得第一IGBT管半成品；将第一IGBT管半成品的光刻区以外的其它区域的氧化层剥离，并在剥离氧化层后的第一IGBT管半成品表面形成牺牲氧化层，获得第二IGBT管半成品；将第二IGBT管半成品的牺牲氧化层剥离，用于清除残留在第二IGBT管半成品表面的杂质，并在剥离牺牲氧化层后的第二IGBT管半成品表面形成栅氧化层，获得在栅极下方具有厚场氧的第三IGBT管半成品。
-
-
-
-
-
-
-
-
-
搜索结果
101 条记录 (耗时 0.054 秒)
