-
公开(公告)号：CN115050647A
公开(公告)日：2022-09-13
申请号：CN202210129801.2
申请日：2022-02-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/78
Abstract: 提供了半导体结构及其制造方法。用于制造半导体结构的方法包括：在衬底上方形成栅极结构以及形成覆盖栅极结构的掩模层。该方法还包括：在衬底上方形成与栅极结构相邻的源极/漏极结构；以及在源极/漏极结构上方形成接触件。该方法还包括：在接触件和掩模层上方形成介电层以及在栅极结构上方形成穿过介电层和掩模层的第一沟槽。该方法还包括：在第一沟槽中形成第一导电结构，并去除第一导电结构的上部分。该方法还包括：形成穿过介电层并覆盖接触件和第一导电结构的第二导电结构。
-
公开(公告)号：CN114597172A
公开(公告)日：2022-06-07
申请号：CN202210020504.4
申请日：2022-01-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/768
Abstract: 本公开提供了一种半导体装置及其形成方法。在一实施例中，形成半导体装置的例示性方法包括形成从基板的前侧延伸的鳍片结构，凹蚀鳍片结构的源极区以形成源极开口，在源极开口下方形成半导体插塞，平坦化基板以从基板的背侧露出半导体插塞，进行预非晶布植(pre‑amorphous implantation,PAI)制程使基板非晶化，用介电层替换非晶化基板，用背侧源极接触件替换半导体插塞。通过进行PAI制程，将晶体半导体非晶化且可实质上移除。因此，可有利地改善半导体结构的性能及可靠性。
-
公开(公告)号：CN113725278A
公开(公告)日：2021-11-30
申请号：CN202110378362.4
申请日：2021-04-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例公开一种半导体装置与其形成方法。示例性的半导体装置包括介电层，形成于电源轨上；底部半导体层，形成于介电层上；背侧间隔物，沿着底部半导体层的侧壁；导电结构，接触介电层的侧壁与背侧间隔物的侧壁；多个通道半导体层，位于底部半导体层上，其中通道半导体层向上堆叠并彼此分开；金属栅极结构，包覆每一通道半导体层；以及外延的源极/漏极结构，接触每一通道半导体层的侧壁，其中外延的源极/漏极结构接触导电结构，且导电结构接触电源轨。
-
公开(公告)号：CN113363213A
公开(公告)日：2021-09-07
申请号：CN202110318583.2
申请日：2021-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 在一个实施例中，一种半导体器件包括：半导体衬底；从半导体衬底延伸的第一鳍；从半导体衬底延伸的第二鳍；外延源极/漏极区，包括：第一鳍和第二鳍中的主层，所述主层包括第一半导体材料，所述主层具有上刻面表面和下刻面表面，上刻面表面和下刻面表面分别从第一鳍和第二鳍的相应表面升高；半导体接触件蚀刻停止层(CESL)，与主层的上刻面表面和下刻面表面接触，半导体CESL包括第二半导体材料，第二半导体材料不同于第一半导体材料。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN108257871B
公开(公告)日：2021-09-03
申请号：CN201710979479.1
申请日：2017-10-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 在制造半导体器件的方法中，在下面的结构上方形成层间介电(ILD)层。下面的结构包括栅极结构(每个均具有金属栅极和设置在金属栅极上方的覆盖绝缘层)、设置在两个邻近的栅极结构之间的源极/漏极外延层以及覆盖源极/漏极外延层的蚀刻停止层(ESL)。通过蚀刻在ILD层中形成开口。在开口中形成介电填充层。通过使用湿蚀刻，去除设置在源极/漏极外延层之上的ILD层。去除设置在源极/漏极外延层上的ESL，从而至少部分地暴露源极/漏极外延层。在暴露的源极/漏极外延层上方形成导电材料。本发明的实施例还涉及半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN113270364A
公开(公告)日：2021-08-17
申请号：CN202110325260.6
申请日：2021-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种半导体装置的制造方法，包含形成接触导孔开口于第一介电层中，其中接触导孔开口暴露出接触蚀刻停止层(CESL)的第一部分。上述方法还包含蚀刻被接触导孔开口暴露出的接触蚀刻停止层的第一部分与接触导孔开口的邻近的横向部分，以暴露出源极/漏极接触件并形成具有多个孔洞的扩大的接触导孔开口，所述孔洞设置于该扩大的接触导孔开口的底部的任一侧上。上述方法还包含沉积第一金属层于扩大的接触导孔开口内与所述孔洞内以提供接触导孔与被暴露出的源极/漏极接触件接触。
-
公开(公告)号：CN113054019A
公开(公告)日：2021-06-29
申请号：CN202011629168.0
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 在一个实施例中，一种器件包括：栅电极；与栅电极相邻的外延源极/漏极区；位于外延源极/漏极区上方的一个或多个层间介电(ILD)层；延伸穿过ILD层的第一源极/漏极接触件，第一源极/漏极接触件连接至外延源极/漏极区；围绕第一源极/漏极接触件的接触间隔件；以及设置在接触间隔件和ILD层之间的孔洞。根据本申请的其他实施例，还提供了形成半导体器件的方法。
-
公开(公告)号：CN112563243A
公开(公告)日：2021-03-26
申请号：CN202010830162.3
申请日：2020-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768 , H01L29/78 , H01L21/336
Abstract: 公开了一种半导体装置，源极/漏极位于基板上。源极/漏极接点位于源极/漏极上。第一通孔位于源极/漏极接点上。第一通孔具有横向凸出的底部，与位于横向凸出的底部上的顶部。
-
公开(公告)号：CN112510038A
公开(公告)日：2021-03-16
申请号：CN202010825708.6
申请日：2020-08-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8238
Abstract: 一种半导体结构，包括：源极/漏极部件，设置于半导体层中、金属栅极堆叠，设置于第一层间介电层中并邻近源极/漏极部件、第二层间介电层，设置于金属栅极堆叠上方、以及源极/漏极接触件，设置于源极/漏极部件上方。所述半导体结构还包括气隙，设置于源极/漏极接触件的底部的侧壁与第一层间介电层之间，其中源极/漏极接触件的顶部的侧壁与第二层间介电层直接接触。
-
公开(公告)号：CN111106061A
公开(公告)日：2020-05-05
申请号：CN201911039011.X
申请日：2019-10-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L27/088
Abstract: 一种集成电路装置及其形成方法，在此提供了具有互连结构的集成电路及形成此集成电路的方法的范例。在一些范例中，此方法包含接收一包含层间介电层的工件。形成包含接触件填充物的第一接触件，且其延伸穿过层间介电层。凹蚀层间介电层，使得接触件填充物延伸出层间介电层的顶表面。在层间介电层上形成蚀刻停止层，使得第一接触件的接触件填充物延伸进蚀刻停止层。形成第二接触件，其延伸穿过蚀刻停止层以连接至第一接触件。在一些这样的范例中，第二接触件和第一接触件的顶表面及侧表面物理接触。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.047 seconds)
