-
公开(公告)号：CN117608519B
公开(公告)日：2024-04-05
申请号：CN202410094858.2
申请日：2024-01-24
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: G06F7/487
Abstract: 本发明属于静态随机存储器领域，具体涉及一种基于10T‑SRAM的带符号乘法与乘累加运算电路及其芯片。基本电路由8个NMOS管和2个PMOS管构成。P0、P1和N0~N3构成实现数据存储功能的基本单元；其余构成计算单元。其中，N4和N6的栅极连接在存储节点Q上，N4与N5的漏极相连；N6与N7的漏极相连；N4的源极与位线BL相连；N6的源极连接位线BLB。N5、N7的源极接VSS。N5的栅极连接正相输入字线；N5的栅极连接负相输入字线。本发明方案提供独立的数据读通道实现读写分离，能够防止传统6T‑SRAM开启多行而引起的读破坏问题，并且可以同时支持带符号数和无符号数间的多比特乘法和乘累加运算。
-
公开(公告)号：CN117636945A
公开(公告)日：2024-03-01
申请号：CN202410109635.9
申请日：2024-01-26
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: G11C11/407 , H03K19/21
Abstract: 本发明属于集成电路领域，具体涉及一种5bit带符号位的同或与同或累加运算电路、CIM电路。其具有数据存储和逻辑运算功能，该电路包括8T‑SRAM单元，以及由N1~N6，P1、P2构成的计算单元；N1的漏极接输出位线IBL1，N1的源极接N3的漏极；N2的漏极接输出位线IBL2，N2的源极接N4的漏极；P1的源极接输出位线CBL1，P1的漏极接N5的漏极；P2的源极接输出位线CBL2，P2、N6的漏极相连；N1、N2、P1和P2的栅极接运算节点FO；N3和N5的栅极接输入信号线INH；N4和N6的栅极接输入信号线INL；N3~N6的源极接地；本发明可以大幅提高神经网络中同或运算的数据处理效率。
-
公开(公告)号：CN117608519A
公开(公告)日：2024-02-27
申请号：CN202410094858.2
申请日：2024-01-24
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: G06F7/487
Abstract: 本发明属于静态随机存储器领域，具体涉及一种基于10T‑SRAM的带符号乘法与乘累加运算电路及其芯片。基本电路由8个NMOS管和2个PMOS管构成。P0、P1和N0~N3构成实现数据存储功能的基本单元；其余构成计算单元。其中，N4和N6的栅极连接在存储节点Q上，N4与N5的漏极相连；N6与N7的漏极相连；N4的源极与位线BL相连；N6的源极连接位线BLB。N5、N7的源极接VSS。N5的栅极连接正相输入字线；N5的栅极连接负相输入字线。本发明方案提供独立的数据读通道实现读写分离，能够防止传统6T‑SRAM开启多行而引起的读破坏问题，并且可以同时支持带符号数和无符号数间的多比特乘法和乘累加运算。
-
公开(公告)号：CN113658628B
公开(公告)日：2023-10-27
申请号：CN202110846566.6
申请日：2021-07-26
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
Abstract: 本发明公开了一种用于DRAM非易失存内计算的电路，包括以3T1R1C单元为基本单元设置的N行N列内存单元阵列、N个NMOS管和2N个PMOS管构成的开关组、N个存储电容构成的存储共享电容组，每一列进行单独的逻辑与运算累加，再将结果共享到每一列总线上的存储电容上进行量化；基于该电路，根据3T1R1C单元中电容写入的一位二进制数，在掉电前，将数据转换成RRAM的阻态保存下来；在上电后，再根据RRAM阻态的不同，由源极线SL通过RRAM向3T1R1C单元中的电容恢复相应的数据。利用该电路能够实现正确的逻辑与运算以及结果的累加量化、完成DRAM掉电前的数据恢复、同时能够保证在上电时向电容中恢复数据。
-
公开(公告)号：CN113921057A
公开(公告)日：2022-01-11
申请号：CN202111150160.0
申请日：2021-09-29
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: G11C11/412 , G11C11/418 , G11C11/419 , G06F15/78
Abstract: 本发明公开了一种在内存中实现迭代式异或计算的8T SRAM电路结构，所述电路以8T SRAM单元为基本单元设置n行n列的内存单元，每个8T SRAM单元包括两个交叉耦合的反相器、一对数据传输管以及一对控制晶体管，数据传输管设置于交叉耦合的反相器左右两侧，每一侧各设置一个；控制晶体管设置于交叉耦合的反相器之间，上下各一个，上端控制晶体管的一端与左侧反相器的输出端连接，另一端与反相器中的右侧存储节点连接；下端控制晶体管的一端与右侧反相器的输出端连接，另一端与反相器中的左侧存储节点连接。该电路不仅能够实现多行数据的异或计算，也能实现多列数据的异或计算，打破了空间上对计算的限制，因此应用场景更加广泛。
-
Patent Agency Ranking
公开(公告)号：CN119945334A
公开(公告)日：2025-05-06
申请号：CN202510035647.6
申请日：2025-01-09
Applicant: 安徽大学
Abstract: 本发明属于模拟电路领域，具体涉及一种面向需求的动态高增益放大电路及Pipeline SAR ADC。该电路包括一个输出增益可调的前端动态放大器以及一个CR‑CLS电路，CR‑CLS电路由CLS电容C7、C8，修调电容C9、C10，以及CMOS开关K25‑K38构成。其中，前端动态放大器和CR‑CLS电路中的CLS电容和修调电容在电路中的拓扑结构可以在积分‑估计和积分‑电平移位的模式切换过程进行动态调整和相互匹配，进而优化电路的最终输出的增益和摆幅。前端动态放大器的增益匹配优化了电路在先进工艺下的开环增益性能、闭环增益精度；CR‑CLS引入的修调电容则有效减小开关电容积分电路中的非理想因素，减小积分误差。
-
公开(公告)号：CN119356639B
公开(公告)日：2025-03-11
申请号：CN202411920531.2
申请日：2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元；数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中，并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路，将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。
-
公开(公告)号：CN118446268B
公开(公告)日：2024-09-24
申请号：CN202410904475.7
申请日：2024-07-08
Applicant: 安徽大学
IPC: G06N3/063 , G06N3/0495 , G11C11/413 , G11C5/06
Abstract: 本发明涉及集成电路技术领域，具体涉及基于6T‑SRAM的二值权重网络存内计算电路、模块。本发明提供了基于6T‑SRAM的二值权重网络存内计算电路，包括：存储部、关断控制部、存内计算部、全局位线部。本发明的存内计算电路相较于现有专利，采用了不同结构设计，一方面采用了MOS管数量更少的6T‑SRAM，另一方面对配套功能部的结构进行了重新设计，使得本发明的存内计算电路在整体功能不变的情况下减少了器件数量，从而降低了电路占用面积。本发明解决了现有专利提供的基于8T‑SRAM和电流镜的存内计算电路占用面积偏大的问题。
-
公开(公告)号：CN118298872B
公开(公告)日：2024-08-16
申请号：CN202410719768.8
申请日：2024-06-05
Applicant: 安徽大学
IPC: G11C11/413 , G06F7/544 , G06F7/523
Abstract: 本发明属于集成电路技术领域，具体涉及一种输入权重比特位可配置的存内计算电路，以及对应的CIM芯片。该存内计算电路中包括：SRAM阵列、外围电路、关断控制模块、计算模块、传输控制模块、输入模块，以及输出模块。其中，SRAM阵列与外围电路配合能够实现SRAM电路的数据存储功能，而SRAM阵列配合其余各部分则可以实现多比特的带符号数和无符号数间的乘法运算。本发明中的计算单元和SRAM单元配合可以执行带符号数与单比特无符号数的乘法，通过挂载不同电容进行电荷分享又可以实现带符号数与多比特权重的乘法。电路工作原理与既有电路不同，并可以克服现有电路普遍存在的面积开销大，运算效率低、延迟和功耗较高的问题。
-
公开(公告)号：CN118364871A
公开(公告)日：2024-07-19
申请号：CN202410354849.2
申请日：2024-03-27
Applicant: 安徽大学
IPC: G06N3/0464 , G06N3/042 , G06N3/084 , G06F18/214 , G06F18/22
Abstract: 本发明涉及神经网络技术领域，更具体的，涉及联合知识蒸馏与核相似性的CNN结构化稀疏方法及系统。本发明包括：获取样本数据集，并划分成训练集和测试集；使用样本数据集对原始CNN模型进行预训练，得到预训练后的CNN模型；基于预训练后的CNN模型，使用训练集进行多轮正式训练，直至模型的稀疏度和在测试集上的准确度达到最优平衡，即得到最终的轻量模型。本发明引入了知识蒸馏、并在其基础上对教师模型和学生模型进行了不同程度的稀疏化处理，而且稀疏化的损失函数增加了核相似性构建的函数项，可以在获得足够稀疏度模型的同时更好的保持住原有模型的准确度性能。本发明解决了现有的SSL法存在模型准确度与稀疏度不平衡的问题。
-
-
-
-
-
-
-
-
-
Search Results
259
records
(took 0.094 seconds)
