-
公开(公告)号：CN1347156A
公开(公告)日：2002-05-01
申请号：CN01123695.7
申请日：2001-09-11
Applicant: 松下电器产业株式会社
IPC: H01L27/04 , H01L27/105
CPC classification number: H01L29/516 , H01L29/78391 , H01L29/7881
Abstract: 一种半导体存储器,半导体衬底11上依次重叠有下部绝缘层14、浮置栅极15、铁电层16、上部绝缘层17以及栅电极18。上部绝缘层17比铁电层16对漏电流的绝缘性高。在FeFET型存储器中,能够抑制从铁电层流向栅电极的漏电流,而大幅度地改善保持特性。
-
公开(公告)号：CN1333563A
公开(公告)日：2002-01-30
申请号：CN01115998.7
申请日：2001-07-09
Applicant: 松下电器产业株式会社
CPC classification number: G11C11/22
Abstract: 一种半导体存储装置的驱动方法,所述半导体存储装置包括:强电介质电容器30、串联连接强电介质电容器30的读出FET10、以及并联连接强电介质电容器30的选择FET20。在将数据存入强电介质电容器30之后,消除在强电介质电容器30的上电极31和下电极32之间产生的感应电位差。当读出数据时,将读出电压外加到下电极和衬底之间,使利用相对较高的第1存入电压进行存入时的栅极电位,低于利用相对较低的第2存入电压进行存入时的栅极电位。提高具有利用强电介质膜极化偏位来存储多值数据的强电介质电容器的半导体存储装置的保持特性。
-
公开(公告)号：CN1076517C
公开(公告)日：2001-12-19
申请号：CN95103180.5
申请日：1995-03-30
Applicant: 松下电器产业株式会社
IPC: H01L21/3065 , H01L21/8242
CPC classification number: H01L28/40
Abstract: 本发明揭示一种半导体器件的制造方法，其工序包括，在硅基片上形成氧化硅膜、第1白金膜、介质以及第2白金膜，在1～5Pa低压范围，用溴化氢和氧的混合气体作为蚀刻气体，通过抗蚀保护层膜干刻白金膜及介质。露出第1白金膜时，在5～50Pa高压范围，刻除第1白金膜上未蚀介质后，再在低压范围内干刻第1白金膜，从而在半导体集成电路芯片上形成由上电极、电容绝缘膜和下电极构成的电容元件。此方法解决了掩膜图案清晰度差和电路元件工作欠佳等问题。
-
公开(公告)号：CN1258221C
公开(公告)日：2006-05-31
申请号：CN02108021.6
申请日：2002-03-25
Applicant: 松下电器产业株式会社
CPC classification number: G11C11/22
Abstract: 一种半导体存储装置及其驱动方法，半导体存储装置具有铁电体电容器，即使由于电子或空穴的注入使施加在铁电体电容器上的电位差消失，也能够读出铁电体电容器所保持的数据。半导体存储装置的结构是：由源区(101)、漏区(102)、沟道区(103)、栅绝缘膜(104)及浮置栅电极(105)构成场效应晶体管，通过绝缘膜在该场效应晶体管上设置铁电体电容器(113)，铁电体电容器由铁电体膜(110)和上侧的第1电极(111)及下侧的第2电极(112)组成。将铁电体膜(110)的极化方向下向、且铁电体膜(110)具有几乎饱和极化值的第1状态作为数据“1”写入的同时，将铁电体膜的极化方向下向、且铁电体膜(110)具有几乎为零的极化值的第2状态作为数据“0”写入。
-
Patent Agency Ranking
公开(公告)号：CN1225024C
公开(公告)日：2005-10-26
申请号：CN01120041.3
申请日：2001-07-10
Applicant: 松下电器产业株式会社
IPC: H01L27/04 , H01L27/105 , G11C11/34
CPC classification number: G11C11/22 , G11C11/223
Abstract: 一种半导体存储装置，存储单元包括利用强电介质膜的极化偏位来储存数据的强电介质电容器30，和与该强电介质电容器30并联连接的选择晶体管20。在沿位线方向连续连接多个强电介质电容器30的串联电路的一端侧上，连接通过检测所选择的强电介质电容器30的强电介质膜极化偏位来读出数据的读出晶体管10，利用多个强电介质电容器30、多个选择晶体管20以及1个读出晶体管10来构成存储单元部分。能提高半导体存储装置的保持特性。
-
公开(公告)号：CN1210784C
公开(公告)日：2005-07-13
申请号：CN01118832.4
申请日：2001-06-19
Applicant: 松下电器产业株式会社
CPC classification number: G11C11/22 , G11C11/223
Abstract: 一种半导体存储装置的驱动方法，该半导体存储装置包括：强电介质电容器(30)、串联连接强电介质电容器(30)的读出FET(10)、以及并联连接强电介质电容器(30)的选择FET(20)。当读出储存在强电介质电容器(30)中的数据时，把低于该强电介质电容器(30)的矫顽电压的读出电压外加到强电介质电容器(30)的上电极(31)上，当除去该读出电压时，能使强电介质膜(33)的极化偏位返回到读出数据前的偏位上。提高具有强电介质电容器的半导体存储装置的保持特性。
-
公开(公告)号：CN1170320C
公开(公告)日：2004-10-06
申请号：CN01108897.4
申请日：2001-02-28
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L21/8234 , H01L21/8239
CPC classification number: G11C11/22 , H01L27/105 , H01L27/11585 , H01L27/1159 , H01L27/11592 , H01L29/6684 , H01L29/78391
Abstract: 分别形成pMOSFET、nMOSFET、强电介质FET的栅电极及各栅绝缘膜后，采用杂质离子注入方法分别形成nMOSFET、强电介质FET各源区、漏区，以及pMOSFET的源区、漏区，在第1层间绝缘膜上，形成中间电极，强电介质膜和控制栅电极，中间电极与强电介质FET的栅电极相连接。在第2层间绝缘膜上形成第1布线，第2布线和布线层，第1布线与控制栅电极连接，第2布线与强电介质FET的中间电极连接，布线层与CMOS的栅电极连接。
-
公开(公告)号：CN1082718C
公开(公告)日：2002-04-10
申请号：CN96107136.2
申请日：1996-06-21
Applicant: 松下电器产业株式会社
IPC: H01L21/00
CPC classification number: H01L28/60 , H01L21/31691 , H01L28/55 , H01L29/92
Abstract: 本发明揭示一种内装以大介电常数电介质或强电介质为电容绝缘膜的电容元件的半导体器件及其制造方法中，包括将电容绝缘膜(6)的烧结工序的烧结温度保持在650℃，利用以5℃/分或10℃/分为到达烧结温度的升温率进行烧结，形成结晶粒(7)的平均粒径为12.8nm、粒径离散的标准偏差几乎为2.2nm的结晶大小的厚度约185nm的Ba0.7Sr0.3TiO3组成的电容绝缘膜(6)。提供了可靠性好的半导体器件及其制造方法。
-
公开(公告)号：CN1319895A
公开(公告)日：2001-10-31
申请号：CN01108897.4
申请日：2001-02-28
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L21/8234 , H01L21/8239
CPC classification number: G11C11/22 , H01L27/105 , H01L27/11585 , H01L27/1159 , H01L27/11592 , H01L29/6684 , H01L29/78391
Abstract: 分别形成pMOSFET、nMOSFET、强电介质FET的栅电极及各栅绝缘膜后,采用杂质离子注入方法分别形成nMOSFET、强电介质FET各源区、漏区,以及pMOSFET的源区、漏区,在第1层间绝缘膜上,形成中间电极,强电介质膜和控制栅电极,中间电极与强电介质FET的栅电极相连接。在第2层间绝缘膜上形成第1布线,第2布线和布线层,第1布线与控制栅电极连接,第2布线与强电介质FET的中间电极连接,布线层与CMOS的栅电极连接。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.029 seconds)
