-
公开(公告)号：CN101752362A
公开(公告)日：2010-06-23
申请号：CN200910152046.4
申请日：2009-07-15
申请人： 海力士半导体有限公司
IPC分类号： H01L27/02 , H01L21/70 , H01L21/311
CPC分类号： H01L21/31053 , H01L27/105 , H01L27/11526 , H01L27/11573 , H01L27/11592
摘要： 本发明提供一种具有化学机械抛光伪图案的半导体器件及其制造方法。通过以与晶胞区域的图案相同的方向和/或相同的角度形成CMP伪图案，可以防止晶片翘曲。此外，减少了由蚀刻残留物所造成的覆盖误差，从而改善半导体器件的良品率。
-
公开(公告)号：CN101615618B
公开(公告)日：2015-09-09
申请号：CN200910149282.0
申请日：2009-06-12
申请人： 三星电子株式会社
IPC分类号： H01L27/115 , H01L29/788 , H01L29/06 , H01L21/8247 , H01L21/762 , H01L21/31
CPC分类号： H01L27/11573 , H01L27/11526 , H01L27/11546 , H01L27/11592 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供了一种集成电路及其制作方法、固态存储器模块和计算机系统。一种集成电路包括闪速存储器单元和外围电路，该外围电路包括低电压晶体管(LVT)和高电压晶体管(HVT)。该集成电路包括隧道阻障层，该隧道阻障层包括SiON、SiN或其他高k材料。隧道阻障层可以包括HVT的栅极电介质的一部分。隧道阻障层可以构成HVT的完整的栅极电介质。在浅槽隔离(STI)之间或者在STI之上可以形成对应的隧道阻障层。因此，可以提高驱动器芯片IC的制造效率。
-
公开(公告)号：CN101483063A
公开(公告)日：2009-07-15
申请号：CN200810160828.8
申请日：2008-09-16
申请人： 松下电器产业株式会社
CPC分类号： G11C11/22 , H01L27/11509 , H01L27/11592 , Y10T29/49002
摘要： 本发明公开了一种半导体存储装置及其制造方法。包括铁电存储器(102)的半导体存储装置(10)还包括在高温下保持数据的能力比铁电存储器(102)在高温下保持数据的能力强的非易失性存储器(103)，以及进行切换而使铁电存储器(102)及非易失性存储器(103)互相连接或者不连接的连接电路(104)。铁电存储器(102)通过连接电路(104)接收并保持已写入非易失性存储器(103)中的、该装置特有的数据的至少一部分。因此，能够防止已写入铁电存储器中的信息通过铁电存储器的制造工序中的加热处理消失。
-
公开(公告)号：CN100585836C
公开(公告)日：2010-01-27
申请号：CN200680020593.1
申请日：2006-04-13
申请人： 独立行政法人产业技术综合研究所
IPC分类号： H01L21/8246 , G11C11/22 , H01L27/10 , H01L27/105 , H03K19/0944 , H03K19/20
CPC分类号： G11C11/22 , G11C11/223 , H01L21/28291 , H01L27/105 , H01L27/1159 , H01L27/11592
摘要： 为了能够不需要分别设置非易失性存储保持用途的场效应晶体管和逻辑运算用途的场效应晶体管的制造工序，将上述2个用途的场效应晶体管以同一结构制作在同一半导体衬底上，由栅绝缘结构体12中含有存储保持材料的n及p沟道型场效应晶体管构成半导体集成电路的存储电路和逻辑电路，通过控制栅绝缘结构体中含有存储保持材料的n及p沟道型场效应晶体管的栅极-衬底区域间施加的电压大小和施加定时，电切换逻辑运算状态和存储写入状态和非易失性存储保持状态。
-
公开(公告)号：CN101615618A
公开(公告)日：2009-12-30
申请号：CN200910149282.0
申请日：2009-06-12
申请人： 三星电子株式会社
IPC分类号： H01L27/115 , H01L29/788 , H01L29/06 , H01L21/8247 , H01L21/762 , H01L21/31
CPC分类号： H01L27/11573 , H01L27/11526 , H01L27/11546 , H01L27/11592 , H01L2924/0002 , H01L2924/00
摘要： 本发明提供了一种集成电路及其制作方法、固态存储器模块和计算机系统。一种集成电路包括闪速存储器单元和外围电路，该外围电路包括低电压晶体管(LVT)和高电压晶体管(HVT)。该集成电路包括隧道阻障层，该隧道阻障层包括SiON、SiN或其他高k材料。隧道阻障层可以包括HVT的栅极电介质的一部分。隧道阻障层可以构成HVT的完整的栅极电介质。在浅槽隔离(STI)之间或者在STI之上可以形成对应的隧道阻障层。因此，可以提高驱动器芯片IC的制造效率。
-
公开(公告)号：CN1170320C
公开(公告)日：2004-10-06
申请号：CN01108897.4
申请日：2001-02-28
申请人： 松下电器产业株式会社
IPC分类号： H01L27/105 , H01L21/8234 , H01L21/8239
CPC分类号： G11C11/22 , H01L27/105 , H01L27/11585 , H01L27/1159 , H01L27/11592 , H01L29/6684 , H01L29/78391
摘要： 分别形成pMOSFET、nMOSFET、强电介质FET的栅电极及各栅绝缘膜后，采用杂质离子注入方法分别形成nMOSFET、强电介质FET各源区、漏区，以及pMOSFET的源区、漏区，在第1层间绝缘膜上，形成中间电极，强电介质膜和控制栅电极，中间电极与强电介质FET的栅电极相连接。在第2层间绝缘膜上形成第1布线，第2布线和布线层，第1布线与控制栅电极连接，第2布线与强电介质FET的中间电极连接，布线层与CMOS的栅电极连接。
-
公开(公告)号：CN1319895A
公开(公告)日：2001-10-31
申请号：CN01108897.4
申请日：2001-02-28
申请人： 松下电器产业株式会社
IPC分类号： H01L27/105 , H01L21/8234 , H01L21/8239
CPC分类号： G11C11/22 , H01L27/105 , H01L27/11585 , H01L27/1159 , H01L27/11592 , H01L29/6684 , H01L29/78391
摘要： 分别形成pMOSFET、nMOSFET、强电介质FET的栅电极及各栅绝缘膜后,采用杂质离子注入方法分别形成nMOSFET、强电介质FET各源区、漏区,以及pMOSFET的源区、漏区,在第1层间绝缘膜上,形成中间电极,强电介质膜和控制栅电极,中间电极与强电介质FET的栅电极相连接。在第2层间绝缘膜上形成第1布线,第2布线和布线层,第1布线与控制栅电极连接,第2布线与强电介质FET的中间电极连接,布线层与CMOS的栅电极连接。
-
公开(公告)号：CN108701655A
公开(公告)日：2018-10-23
申请号：CN201780014488.5
申请日：2017-01-24
申请人： 索尼公司
发明人： 塚本雅则
IPC分类号： H01L21/8246 , H01L27/105
CPC分类号： H01L27/1159 , H01L21/02164 , H01L21/0217 , H01L21/02189 , H01L21/02194 , H01L21/02238 , H01L21/02255 , H01L21/02271 , H01L21/02274 , H01L21/0228 , H01L21/31053 , H01L21/32135 , H01L21/32139 , H01L27/11592 , H01L29/0649 , H01L29/0847 , H01L29/40111 , H01L29/513 , H01L29/516 , H01L29/517 , H01L29/6659 , H01L29/6684 , H01L29/7833 , H01L29/78391 , H01L29/7843
摘要： 提供了能够进行更高速操作的半导体存储元件，并且所述半导体存储元件设置有：第一导电类型的第一半导体层(42)；第二导电类型的第二半导体层(41)，在第一半导体层下方设置；栅极电极(21)，在第一半导体层上设置；栅极绝缘膜(22)，在第一半导体层和栅极电极之间设置；第二导电类型的漏极区域(31)，在栅极电极的一侧上的第一半导体层中设置；第二导电类型的源极区域(32)，在栅极电极的另一侧上的第一半导体层中设置，所述另一侧在所述一次的对面，在所述一侧与所述另一侧之间存在栅极电极；以及位线(54)，与源极区域和第一半导体层两者电连接。还提供了半导体期间、电子设备以及用于制造所述半导体存储元件的方法。
-
公开(公告)号：CN101752362B
公开(公告)日：2012-11-14
申请号：CN200910152046.4
申请日：2009-07-15
申请人： 海力士半导体有限公司
IPC分类号： H01L27/02 , H01L21/70 , H01L21/311
CPC分类号： H01L21/31053 , H01L27/105 , H01L27/11526 , H01L27/11573 , H01L27/11592
摘要： 本发明提供一种具有化学机械抛光伪图案的半导体器件及其制造方法。通过以与晶胞区域的图案相同的方向和/或相同的角度形成CMP伪图案，可以防止晶片翘曲。此外，减少了由蚀刻残留物所造成的覆盖误差，从而改善半导体器件的良品率。
-
公开(公告)号：CN101194358A
公开(公告)日：2008-06-04
申请号：CN200680020593.1
申请日：2006-04-13
申请人： 独立行政法人产业技术综合研究所
IPC分类号： H01L21/8246 , G11C11/22 , H01L27/10 , H01L27/105 , H03K19/0944 , H03K19/20
CPC分类号： G11C11/22 , G11C11/223 , H01L21/28291 , H01L27/105 , H01L27/1159 , H01L27/11592
摘要： 为了能够不需要分别设置非易失性存储保持用途的场效应晶体管和逻辑运算用途的场效应晶体管的制造工序，将上述2个用途的场效应晶体管以同一结构制作在同一半导体衬底上，由栅绝缘结构体12中含有存储保持材料的n及p沟道型场效应晶体管构成半导体集成电路的存储电路和逻辑电路，通过控制栅绝缘结构体中含有存储保持材料的n及p沟道型场效应晶体管的栅极－衬底区域间施加的电压大小和施加定时，电切换逻辑运算状态和存储写入状态和非易失性存储保持状态。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.014 秒)
