公开(公告)号：CN1819261A

公开(公告)日：2006-08-16

申请号：CN200610006810.3

申请日：2006-02-07

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  中崎靖 ,  加藤弘一 ,  清水敬

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/283 ,  H01L21/336 ,  H01L21/314

CPC classification number: H01L21/02112 ,  H01L21/02274 ,  H01L21/28202 ,  H01L21/3143 ,  H01L21/318 ,  H01L29/513 ,  H01L29/518 ,  H01L29/78

Abstract: 根据本发明的一方面，公开了一种半导体装置，其包含半导体衬底；和形成在该半导体衬底上的、P－沟道MOS晶体管的栅绝缘膜。所述栅绝缘膜具有氧化物薄膜(SiO2)，和包含硼原子和氮原子的防扩散薄膜(BN)。

公开(公告)号：CN1819117A

公开(公告)日：2006-08-16

申请号：CN200610006929.0

申请日：2006-01-26

Applicant: 株式会社东芝

Inventor： 村冈浩一

IPC: H01L21/28 ,  H01L21/3105 ,  H01L21/336 ,  H01L29/51 ,  H01L29/78

CPC classification number: H01L21/28255 ,  H01L29/513 ,  H01L29/517

Abstract: 一种制造半导体器件的方法，包括在半导体层上形成用于栅绝缘体的第一材料，该半导体层包含具有变成氧化物所需的第一氧化物－生成生吉布斯自由能的半导体材料，所述第一材料包含具有变成氧化物所需的第二氧化物－生成吉布斯自由能并且当被氧化或者被氮化时变成绝缘性的元素；以及在所述第一氧化物－生成吉布斯自由能等于或高于所述第二氧化物－生成吉布斯自由能的温度范围内、在包含氢原子、或重氢原子以及氧原子的气氛中对所述第一材料进行退火。

公开(公告)号：CN101276843B

公开(公告)日：2010-08-04

申请号：CN200810096687.8

申请日：2008-01-24

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松下大介 ,  村冈浩一 ,  中崎靖 ,  加藤弘一

IPC: H01L29/788 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/792

Abstract: 本发明提供一种具有隧道绝缘膜的半导体存储装置及其制造方法，即使薄膜化也不会使重复进行写入/擦除时的耐性(耐久特性)恶化。该半导体存诸装置包括：半导体衬底(2)；在半导体衬底上形成的第一绝缘膜(6)，该第一绝缘膜包括具有第一氮氧化硅层(8b)、氮化硅层(8a)以及第二氮氧化硅层(8c)的叠层结构的氮氧化硅膜(8)、以及形成在所述氮氧化硅膜上的富硅氧化硅膜(10)；形成在第一绝缘膜上的电荷蓄积层(12)；形成在电荷蓄积层上的第二绝缘膜(14)；和形成在第二绝缘膜上的控制栅极(16)。

公开(公告)号：CN100565930C

公开(公告)日：2009-12-02

申请号：CN200610130951.6

申请日：2006-10-13

Applicant: 株式会社东芝

Inventor： 安田直树 ,  西川幸江 ,  村冈浩一

IPC: H01L29/788 ,  H01L29/49 ,  H01L27/115

Abstract: 本发明的非易失性半导体存储装置实现了增大存储单元的耦合比并降低漏电流。与本发明的实例有关的非易失性半导体存储装置，包括：在半导体衬底内配置的源、漏扩散层；在源、漏扩散层之间的沟道之上配置的第一绝缘膜(T-ox.)；在第一绝缘膜(T-ox.)之上配置的、含有叠置的多个第一导电层的浮置栅电极(FG)；在浮置栅电极(FG)之上配置的第二绝缘膜(IPD)；以及在第二绝缘膜(IPD)之上配置的控制栅电极(CG)。在将多个第一导电层之中的除了最上层之外的一个第一导电层作为基准层的情况下，基准层的功函数大于等于4.0eV，基准层之上的包括基准层在内的多个第一导电层的功函数φw1、φw2、…、φwn随着朝向第二绝缘膜(IPD)依次增大。

公开(公告)号：CN100550321C

公开(公告)日：2009-10-14

申请号：CN200680003756.5

申请日：2006-08-28

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  加藤弘一 ,  中崎靖 ,  三谷祐一郎

IPC: H01L21/314 ,  H01L21/318 ,  H01L21/8246 ,  H01L21/28 ,  C23C16/34

Abstract: 本发明的半导体器件的制造方法能够抑制形成绝缘膜时的缺陷的产生。具备：将半导体衬底放置在气氛中而在上述半导体衬底的表面形成氮化膜的工序，其中该气氛包含使上述半导体衬底的表面氮化的第一氮化气体、在制造中实质上不与上述半导体衬底反应的第一稀释气体，上述第一稀释气体的分压力和上述第一氮化气体的分压力的和与上述第一氮化气体的分压力的比大于等于5，并且总压力小于等于40Torr。

公开(公告)号：CN101515600A

公开(公告)日：2009-08-26

申请号：CN200910008226.5

申请日：2009-02-19

Applicant: 株式会社东芝

Inventor： 有吉惠子 ,  高岛章 ,  菊地祥子 ,  村冈浩一

IPC: H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/792 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/513

Abstract: 提供一种非易失性存储元件及其制造方法。该非易失性存储元件包括：半导体区；相互隔开地设置在所述半导体区中的源区和漏区；设置在源区与漏区之间的半导体区上的隧道绝缘膜；设置在所述隧道绝缘膜上的电荷存储层；设置在所述电荷存储层上的阻挡绝缘膜；以及设置在所述阻挡绝缘膜上的控制栅电极。所述电荷存储层包括含有从包括Hf、Al、Zr、Ti和稀土金属的组中选择的至少一种材料、并且被全部或者部分地晶化的氧化物、氮化物或氧氮化物。所述阻挡绝缘膜包括含有至少一种稀土金属的氧化物、氧氮化物、硅酸盐或铝酸盐。

公开(公告)号：CN101378084A

公开(公告)日：2009-03-04

申请号：CN200810146362.6

申请日：2008-08-27

Applicant: 株式会社东芝

Inventor： 高岛章 ,  菊地祥子 ,  村冈浩一

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/517 ,  H01L29/792

Abstract: 一种非易失性半导体存储元件，包括：半导体衬底、在半导体衬底中分开提供的源区和漏区、在半导体衬底上源区和漏区之间提供的隧道绝缘层、在隧道绝缘层上提供的电荷存储层、在电荷存储层上提供的并且包括结晶铝酸镧层的阻挡绝缘层以及在阻挡绝缘层上提供的控制栅电极。

公开(公告)号：CN101147246A

公开(公告)日：2008-03-19

申请号：CN200680003756.5

申请日：2006-08-28

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  加藤弘一 ,  中崎靖 ,  三谷祐一郎

IPC: H01L21/314 ,  H01L21/318 ,  H01L21/8246 ,  H01L21/28 ,  C23C16/34

Abstract: 本发明的半导体器件的制造方法能够抑制形成绝缘膜时的缺陷的产生。具备：将半导体衬底放置在气氛中而在上述半导体衬底的表面形成氮化膜的工序，其中该气氛包含使上述半导体衬底的表面氮化的第一氮化气体、在制造中实质上不与上述半导体衬底反应的第一稀释气体，上述第一稀释气体的分压力和上述第一氮化气体的分压力的和与上述第一氮化气体的分压力的比大于等于5，并且总压力小于等于40Torr。

公开(公告)号：CN101026193A

公开(公告)日：2007-08-29

申请号：CN200610130951.6

申请日：2006-10-13

Applicant: 株式会社东芝

Inventor： 安田直树 ,  西川幸江 ,  村冈浩一

IPC: H01L29/788 ,  H01L29/49 ,  H01L27/115

Abstract: 本发明的非易失性半导体存储装置实现了增大存储单元的耦合比并降低漏电流。与本发明的实例有关的非易失性半导体存储装置，包括：在半导体衬底内配置的源、漏扩散层；在源、漏扩散层之间的沟道之上配置的第一绝缘膜(T－ox.)；在第一绝缘膜(T－ox.)之上配置的、含有叠置的多个第一导电层的浮置栅电极(FG)；在浮置栅电极(FG)之上配置的第二绝缘膜(IPD)；以及在第二绝缘膜(IPD)之上配置的控制栅电极(CG)。在将多个第一导电层之中的除了最上层之外的一个第一导电层作为基准层的情况下，基准层的功函数大于等于4.0eV，基准层之上的包括基准层在内的多个第一导电层的功函数φw1、φw2、…、φwn随着朝向第二绝缘膜(IPD)依次增大。

公开(公告)号：CN1713384A

公开(公告)日：2005-12-28

申请号：CN200410090965.0

申请日：2004-11-11

Applicant: 株式会社东芝

Inventor： 水岛一郎 ,  甲斐彻哉 ,  小泽良夫 ,  村冈浩一 ,  中村新一

IPC: H01L27/105 ,  H01L29/78 ,  H01L21/8239 ,  H01L21/8229

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/42336 ,  H01L29/512

Abstract: 将改善了漏泄电流的高介电常数绝缘膜作为电极间绝缘膜使用的半导体器件，具备：在半导体衬底上形成的第1绝缘膜；在上述第1绝缘膜上形成的第1栅电极；在上述第1栅电极的上方形成的第2栅电极；以及在上述第1栅电极与第2栅电极之间形成的结晶化了的第2绝缘膜。