-
公开(公告)号：CN101510551A
公开(公告)日：2009-08-19
申请号：CN200910058734.4
申请日：2009-03-30
申请人： 电子科技大学
摘要： 等离子平板显示器驱动芯片用高压器件，属于半导体功率器件领域。在衬底、埋氧层和SOI层上建立高压pLDMOS器件、高压nLDMOS器件和高压nLIGBT器件，用深槽介质隔离区分开。处于衬底和SOI层中间的埋氧层和深槽介质隔离区实现了器件和低压逻辑电路的全介质隔离。SOI层的厚度为8～15μm，可以满足器件高耐压的要求，与薄层SOI技术相比自热效应得到明显的缓解，且nLIGBT器件具有低的导通电阻。这组基于厚层SOI的等离子平板显示器驱动芯片用高压器件充分利用了SOI技术的低漏电、占用芯片面积小、高速、高集成度、低功耗的特点，满足了大尺寸等离子平板显示器的发展需求。
-
公开(公告)号：CN103633087B
公开(公告)日：2016-08-17
申请号：CN201310703447.0
申请日：2013-12-19
申请人： 电子科技大学
IPC分类号： H01L27/02 , H01L29/06 , H01L29/423
摘要： 本发明涉及电子技术，具体的说是涉及一种具有ESD保护功能的强抗闩锁可控LIGBT器件。本发明的LIGBT器件，通过隔离区13将N型外延层3隔离为两个部分，隔离区13一侧的N型外延层3中设置有第一P型阱区4和N型阱区6，隔离区13另一侧的N型外延层3中设置有第二P型阱区5，在第二P型阱区5中设置有相互独立的第二N型重掺杂区22和第三N型重掺杂区23。本发明的有益效果为，在不上电情况下，通过寄生SCR泄放电流，具有很强的ESD能力；在上电情况下，LIGBT的寄生SCR不能开启，不会发生snapback,具有高于击穿电压的维持电压，因此具有很强的抗闩锁能力。本发明尤其适用于用于ESD保护的LIGBT器件。
-
公开(公告)号：CN103633086A
公开(公告)日：2014-03-12
申请号：CN201310703058.8
申请日：2013-12-19
申请人： 电子科技大学
摘要： 本发明涉及半导体器件技术，具体的说是涉及一种用于ESD保护的低触发电压抗闩锁SCR。本发明的一种用于ESD保护的低触发电压抗闩锁SCR，包括P型衬底（1），所述P型衬底1中设置有第一N阱注入区2和P阱注入区4，其特征在于，还包括第二N阱注入区3，所述第二N阱注入区3设置在第二N+型注入区12的下端面，并分别与第二N+型注入区12和P阱注入区4连接。本发明的有益效果为，能有效提高维持电压和降低触发电压，在芯片不上电的情况下拥有较低的触发电压和较强的电流泄放能力，又能在芯片上电后自动提高其维持电压以防止闩锁效应对电路带来的影响，从而对芯片进行动态保护，同时本发明的结构与传统工艺兼容，无需添加额外的掩膜版，成本不会增加。
-
公开(公告)号：CN103606544A
公开(公告)日：2014-02-26
申请号：CN201310414067.5
申请日：2013-09-12
申请人： 电子科技大学
摘要： 一种抗静电释放的LDMOS器件，属于电子技术领域。本发明在常规LDMOS器件的漏端下方一侧部分区域增加一个低压P阱，使LDMOS器件中存在一个寄生的N-P-N-P-N结构，从而增加一条低导通阻抗的电流泄放路径，该结构等效于一个BJT串联SCR结构，它通过Kirk效应诱导的高电场转移来触发，并且该SCR阳极的空穴电流可由反偏PN结雪崩击穿大量提供，因此，在不增加额外掩膜板的情况下，增加一条低阻抗的电流泄放路径，从而使器件的抗ESD性能提高。本发明较传统的LDMOS的Vhold略微降低，但其失效电流It2较大幅度提高。
-
公开(公告)号：CN103280458A
公开(公告)日：2013-09-04
申请号：CN201310183169.0
申请日：2013-05-17
申请人： 电子科技大学
摘要： 一种集成电路芯片ESD防护用MOS器件，属于电子技术领域。本发明在不增加器件尺寸、无需消耗更多芯片面积的情况下，通过在源区和衬底接触区之间的下方衬底区域增加若干平行于器件横向方向的条状阱区的方式来增加源区和衬底接触区之间的衬底电阻，从而提高器件的抗静电释放能力；另外，还可以通过调整条状阱区、宽度及相互间的距离来调整器件衬底电阻的大小和改善器件的开启均匀性问题，进一步提高器件的二次击穿电流；同时，本发明的制造工艺与标准CMOS工艺兼容。综上所述，本发明提供的集成电路芯片ESD防护用MOS器件因衬底电阻的增大而具有更强的抗静电释放能力，同时没有增加器件尺寸，不会导致器件成产成本的增加。
-
公开(公告)号：CN102790087A
公开(公告)日：2012-11-21
申请号：CN201210248776.6
申请日：2012-07-18
申请人： 电子科技大学
摘要： 一种具有ESD保护功能的nLDMOS器件，属于电子技术领域。本发明在常规nLDMOS器件的漂移区和漏极接触区之间引入制作低压器件的P阱与N阱，迫使ESD电流流经器件更深区域，降低ESD应力下的尖峰功率密度，避免电流集中于器件表面，在大幅改善漏端鸟嘴处的可靠性基础上，改善了器件的散热均匀性，从而提高了器件ESD保护能力。本发明与Bipolar CMOS DMOS工艺兼容，不会不显著增加器件成本。
-
公开(公告)号：CN102208412B
公开(公告)日：2012-11-07
申请号：CN201110131059.0
申请日：2011-05-19
申请人： 电子科技大学
摘要： 一种用于集成电路输出级ESD保护的SCR结构，属于电子技术领域。包括两种类型的SCR结构。第一类SCR结构集成了2个等效的PMOS和2个等效的NMOS，提供PS、PD模式和VDD-VSS之间的ESD防护；其中PMOS连接于集成电路输出口和VDD之间，其栅极由电路前级驱动控制，为集成的电路输出级；NMOS连接于VDD和VSS之间。第二类SCR结构集成了2个等效的NMOS和2个等效的PMOS，提供ND、NS模式和VDD-VSS之间的ESD防护；其中NMOS连接于输出口和VSS之间，其栅极由电路前级驱动控制，为集成的电路输出级；PMOS连接于VSS和VDD之间。本发明为集成电路输出级提供各种模式的ESD保护的基础上具有较高的维持电压，抗闩锁效应，而在发生ESD时的触发电压较低，触发速度较快；且集成了电路的输出级，芯片面积利用率更高。
-
公开(公告)号：CN101771084B
公开(公告)日：2012-06-13
申请号：CN201010028145.4
申请日：2010-01-20
申请人： 电子科技大学
IPC分类号： H01L29/78 , H01L29/739
摘要： 一种横向功率器件版图结构，属于半导体功率器件技术领域。所述横向功率器件在横向截面上形成元胞化排列结构；每个元胞具有相同的结构，由内向外依次是漏电极、轻掺杂漂移区、栅电极和源电极，且漏电极被轻掺杂漂移区所包围，轻掺杂漂移区被栅电极所包围，栅电极被源电极所包围；每个元胞的源电极、栅电极、轻掺杂漂移区和漏电极以及整个元胞的横截面形状相同，为圆形或正n边形，其中n≥3。本发明布局紧凑，无需额外的曲率终端设计，具有比导通电阻低、寄生电容小、开关速度快和电流能力强等优点，可应用于LDMOS、LIGBT等横向功率器件版图结构中。
-
公开(公告)号：CN101826523B
公开(公告)日：2012-04-25
申请号：CN201019087049.4
申请日：2010-04-14
申请人： 电子科技大学
摘要： 一种栅控二极管触发的可控硅整流式(SCR)静电释放(ESD)保护电路结构，属于电子技术领域。本发明通过集成一个击穿电压较低的栅控二极管，将常规SCR ESD保护电路结构的触发电压由P阱/N阱结的击穿电压转变为栅控N+/P阱(或N阱/P+)结的击穿电压，从而降低SCR ESD的触发电压，最终对芯片内部电路起到更好的保护作用。另外，通过栅控二极管的栅控偏置电压的改变可调制SCR ESD保护电路结构的触发电压；同时通过简单调节器件的尺寸参数，即可获得可调控的器件维持电压。本发明适用于CMOS、BiCMOS、BCD、SOI等工艺，可连接在集成电路电源和地之间，作为电源钳位(Power Clamp)的ESD保护，也可将其连接在集成电路输入、输出端口和电源(地)之间作为输入输出端口的ESD保护。
-
公开(公告)号：CN101771039B
公开(公告)日：2011-06-01
申请号：CN201010028146.9
申请日：2010-01-20
申请人： 电子科技大学
IPC分类号： H01L27/06 , H01L29/06 , H01L29/10 , H01L21/8249
摘要： 一种BCD器件及其制造方法，属于半导体功率器件技术领域。本发明在同一芯片上同时集成高压nLIGBT、三类高压nLDMOS、低压NMOS、低压PMOS和低压NPN等半导体器件。其中，高压nLIGBT、nLDMOS和低压NPN直接做在单晶p型衬底上，低压NMOS做在p型阱中，低压PMOS做在n型外延层中。由于p型降场层分别位于n型外延层和n型漂移区阱间，使得p型埋层上的n型外延层为高压器件提供了一个额外的表面导电沟道，使得导电通道增加，降低了高压器件的比导通电阻，从而降低芯片的制造成本。本发明的nLIGBT器件、nLDMOS器件还具有输入阻抗高、输出阻抗低等特点，其构成的高压功率集成电路可以用于消费电子、显示驱动等多种产品中。
-
-
-
-
-
-
-
-
-
搜索结果
45 条记录 (耗时 0.046 秒)
