-
-
公开(公告)号：CN104506194B
公开(公告)日：2017-12-01
申请号：CN201410753991.0
申请日：2014-12-11
申请人： 复旦大学
IPC分类号： H03M1/36
摘要： 本发明属于列并行架构模数转换器技术领域，具体为一个用于列并行架构两步式模数转换器的共享型有源斜坡转换电路。本发明的共享型有源斜坡转换电路包括有源开关电容模块和无源开关电容模块两部分。有源开关电容模块由一个运算放大器、一个的采样电容、一个寄生平衡电容和六个开关组成，其工作状态与待测信号无关；无源开关电容模块由一个采样电容、一个寄生平衡电容和一个开关组成，其工作状态决定于待测信号。当共享型有源斜坡转换电路应用于列并行架构时，一个有源开关电容模块被列并行的无源开关电容模块所共享。本发明能够有效减小列并行架构两步式模数转换器的功耗和面积。
-
公开(公告)号：CN106209102A
公开(公告)日：2016-12-07
申请号：CN201610496084.1
申请日：2016-06-27
申请人： 合肥工业大学
CPC分类号： H03M1/1245 , H03M1/002 , H03M1/362 , H03M1/462
摘要： 本发明公开了一种用于全并行—逐次逼近模拟数字转换器的混合型两级结构，包括第一级全并行模拟数字转换器Flash ADC和第二级逐次逼近模拟数字转换器SAR ADC、数字校准电路、采样电路共享开关，第一级全并行模拟数字转换器包括3.5-bit Flash单片机、数字编码电路，第二级逐次逼近模拟数字转换器包括高、低位电容底极板电平切换控制器、第二比较器、高、低位DAC电容阵列。本发明将SAR ADC与Flash ADC相结合，在SAR ADC对信号循环解析之前，利用Flash ADC并行转换的特点将信号的高三位同时量化，剩下的位数由SAR ADC量化，从而提高了SAR ADC的转换速率。
-
公开(公告)号：CN105811985A
公开(公告)日：2016-07-27
申请号：CN201610116762.7
申请日：2016-03-01
申请人： 武汉众为信息技术有限公司
发明人： 包应江
摘要： 本发明公开了一种二次量化的混合ADC，包括全并行Flash结构1，用于转换高位码，通过电阻形式的比较避免大电容的产生；余量放大器2，用于将高位转换后的余量按一定倍数进行放大，减小环境噪声对余量的影响，并传输给下一级；左端SAR电容阵列3，用于转换低位码中的较高位，其中包含充电速度较慢的大电容；右端SAR电容阵列4，用来转换低位码中的较低位，其中包含充电速度较快的小电容；SAR逻辑电路5，用于进行SAR逻辑比较，并控制电容阵列中基准电压的变化；控制逻辑电路6，用于控制整个电路中的信号传输及各模块工作状态。
-
公开(公告)号：CN102474262B
公开(公告)日：2015-06-03
申请号：CN201080031210.7
申请日：2010-07-08
发明人： B·韦布吕根
CPC分类号： H03M1/002 , H03M1/1023 , H03M1/1215 , H03M1/1235 , H03M1/164 , H03M1/361 , H03M1/445
摘要： 本发明涉及流水线的模拟-数字转换器，ADC，用于将模拟输入信号转换为数字信号，包括-多个比较装置，其具有用于与输入信号比较的可调谐阈值；所述给定阈值的至少两个是不同的，以及-多个放大电路，-其中所述多个比较装置被配置为形成等级树结构，所述等级树结构具有多个等级级别，其中所述等级级别的至少一个相关联于所述多个放大电路的至少一个放大电路，所述至少一个放大电路产生位于下一个等级级别处的至少一个比较装置的输入，以及-其中所述多个等级级别包括用于根据前一个等级级别的输出来设定所述可调谐阈值的装置，从而消除在先的等级级别的非线性失真。
-
公开(公告)号：CN104506194A
公开(公告)日：2015-04-08
申请号：CN201410753991.0
申请日：2014-12-11
申请人： 复旦大学
IPC分类号： H03M1/36
摘要： 本发明属于列并行架构模数转换器技术领域，具体为一个用于列并行架构两步式模数转换器的共享型有源斜坡转换电路。本发明的共享型有源斜坡转换电路包括有源开关电容模块和无源开关电容模块两部分。有源开关电容模块由一个运算放大器、一个的采样电容、一个寄生平衡电容和六个开关组成，其工作状态与待测信号无关；无源开关电容模块由一个采样电容、一个寄生平衡电容和一个开关组成，其工作状态决定于待测信号。当共享型有源斜坡转换电路应用于列并行架构时，一个有源开关电容模块被列并行的无源开关电容模块所共享。本发明能够有效减小列并行架构两步式模数转换器的功耗和面积。
-
公开(公告)号：CN104092465A
公开(公告)日：2014-10-08
申请号：CN201410116300.6
申请日：2014-03-24
申请人： 北京大学
IPC分类号： H03M1/36
摘要： 本发明涉及一种Flash ADC(闪速型模拟数字转换器)电路，尤其涉及一种基于时域比较器的宽输入摆幅Flash ADC电路。具体是将传统Flash ADC中的电压比较器电路用新型的时域比较器电路代替，降低整个Flash ADC电路所消耗的功耗；同时采用N型和P型两种时域比较器，并为传统的时域比较器增加了单位增益电平调整电路，这些技术保证较大的输入摆幅。本发明涉及的基于时域比较器的Flash ADC电路具有0.4V-1.4V的输入摆幅、500Mhz的转换速率、5位的量化精度、2.9mW的功耗和较小的面积成本。本发明解决了现有ADC难以同时满足宽输入摆幅、高速、低功耗、小成本和中低精度的难题。此外，本发明的新型Flash ADC还可以作为流水线型ADC、分步式ADC等其他类型ADC的子模块，具有很高的实用价值。
-
公开(公告)号：CN102324938B
公开(公告)日：2014-06-04
申请号：CN201110193035.8
申请日：2008-04-11
申请人： 联发科技股份有限公司
发明人： 康宗弘
IPC分类号： H03M1/36
CPC分类号： H03M1/367 , H03M1/1295 , H03M1/183 , H03M1/362
摘要： 本发明提出一种模数转换器、模数转换系统、数据读取系统及其相关方法。该数据读取系统通过读取头从光盘读取数据，并包含有用来产生多个参考电压电平的参考电压单元、用来将模拟信号与参考电压电平进行比较以产生多个比较结果的多个比较器，以及将比较器的比较结果编码成数字信号的编码模块，其中包含有阻抗串的参考电压单元所产生的参考电压电平中，至少有两个相邻的参考电压电平间的电压差不相同，阻抗串中位于中心部分的阻抗组件的阻抗值小于阻抗串中位于外侧部分的阻抗组件的阻抗值。上述数据读取系统具有大致为线性的转换曲线，达到了使模数转换电路具备高正确性、高速度但维持小面积及低成本的效果。
-
公开(公告)号：CN101897121A
公开(公告)日：2010-11-24
申请号：CN200880120255.4
申请日：2008-12-12
申请人： NXP股份有限公司
发明人： 米科·沃尔塔力
IPC分类号： H03M1/36
摘要： 本发明提供了一种模数转换器电路，包括：第一电压比较器，耦合至第一参考电压和信号电压，第一电压比较器具有第一负输出和第一正输出以输出第一参考电压与信号电压的比较；第二电压比较器，耦合至第二参考电压和信号电压，第二参考电压不同于第一参考电压，第二电压比较器具有第二负输出和第二正输出以输出第二参考电压与信号电压的比较；以及第一到达时间比较器，耦合至第一正输出和第二负输出，第一到达时间比较器具有第一到达时间比较器输出以输出第一正输出与第二负输出的比较。
-
公开(公告)号：CN101277114B
公开(公告)日：2010-06-09
申请号：CN200710087588.9
申请日：2007-03-30
申请人： 无锡华芯美科技有限公司
摘要： 本发明公开了设计高速集成电路的技术。根据本发明的一个方面，公开了一种插值电路。设计这种插值电路的方法包括确定插值电路中的所有电阻器的初始值、检查来自插值电路的输出是否在输入信号的整个预定范围均匀地间隔，并且在这些输出在输入信号的整个预定范围并不均匀地间隔时，参考这些输出对每个电阻器进行调节，以使这些输出在输入信号的整个预定范围均匀地间隔。
-
-
-
-
-
-
-
-
-
搜索结果
236 条记录 (耗时 0.021 秒)
