公开(公告)号：CN103885527A

公开(公告)日：2014-06-25

申请号：CN201410151921.8

申请日：2014-04-15

Applicant: 东南大学

Inventor： 李冰 ,  王龙 ,  赵霞 ,  刘勇 ,  董乾 ,  王刚

IPC: G06F1/04

Abstract: 本发明公开了一种基于RRC（李氏制约竞争计数）编码的时钟偏差补偿装置，通常涉及PCIE(PCI-Express，Peripheral？Component？Interconnect？Express)领域，包括序列探测电路、基于RRC编码的写指针产生电路、同步电路、存储单元电路、水线设置电路、基于RRC编码的读指针产生电路，读出控制电路。本发明所设计的弹性缓存深度为16，能够适用于PCIE3.0，使得读写地址更加可靠，并简化读写地址的产生，并完成链路两端时钟偏差的去除。

公开(公告)号：CN103761073A

公开(公告)日：2014-04-30

申请号：CN201410007400.5

申请日：2014-01-08

Applicant: 东南大学

Inventor： 李冰 ,  徐晓伟 ,  陆清茹 ,  董乾 ,  刘勇 ,  赵霞 ,  陈德斌 ,  许立峰

IPC: G06F9/38

Abstract: 本发明公开了一种面向ARMv7的基于推测的指令动态调度方法，在影响当前指令条件码的指令提交前，推测当前指令的系统状态值，推测执行当前指令，使得指令不会因为等待前面能够更改系统状态的指令的结果而堵塞流水线，提高了流水线的并行处理能力。本发明实现容易，尤其适合硬件实现，具有较大的实用价值。

公开(公告)号：CN103475375A

公开(公告)日：2013-12-25

申请号：CN201310397198.7

申请日：2013-09-04

Applicant: 东南大学

Inventor： 李冰 ,  尚壮壮 ,  董乾 ,  王刚 ,  赵霞 ,  刘勇

IPC: H03M7/30

Abstract: 本发明公开了一种LZ77压缩算法硬件加速系统及方法，该系统包括：数据输入控制模块，用于控制接口传输过来的数据以特定的方式缓存到数据缓存模块；数据缓存模块，用于缓存接口传输过来的数据同时为LZ77压缩模块提供待压缩数据源；LZ77压缩模块，用于对待压缩数据采用LZ77压缩方法进行压缩；数据输出控制模块，用于控制压缩后的数据传输至接口，以便接口读取压缩后的数据。本发明提供了一种LZ77压缩算法硬件加速系统及方法，采用可编程逻辑器件（FPGA）实现LZ77压缩算法，通过采用数据缓存模块加速LZ77压缩算法，从而有效的提高了现有LZ77压缩算法的处理效率。

公开(公告)号：CN103456353A

公开(公告)日：2013-12-18

申请号：CN201310395809.4

申请日：2013-09-04

Applicant: 东南大学

Inventor： 李冰 ,  尚壮壮 ,  赵霞 ,  王刚 ,  刘勇 ,  董乾

IPC: G11C11/413

Abstract: 本发明公开了一种用于SRAM亚阈值地址解码器的驱动电路，用于将地址解码器解码操作后的解码信号经过二次反向后传输至SRAM单元，包括两个反相器，所述两个反相器各包括一个PMOS晶体管和第一NMOS晶体管；本发明所设计的一种用于SRAM亚阈值地址解码器的驱动电路较之传统驱动电路在上升时间方面有明显减小，在下降时间方面相仿，本发明提出的驱动电路有更好的驱动效果。

公开(公告)号：CN103227632A

公开(公告)日：2013-07-31

申请号：CN201310027075.4

申请日：2013-01-24

Applicant: 东南大学

Inventor： 王刚 ,  张青 ,  赵霞 ,  董乾 ,  刘勇 ,  孙小羊 ,  陈德斌 ,  李冰 ,  王浩

IPC: H03K19/00

Abstract: 本发明公开一种基于李氏制约竞争计数编码的16选1数据选择器，包括8个非门、16个与门和5个或门，地址输入信号为A0、A1、A2和A3，各分别对应于一个非门，数据输入信号为D0,D1,D2……D15，输出为Y，即为D0,D1,D2……D15中的一个；本发明所设计的基于李氏制约竞争计数编码的16选1数据选择电路以李氏制约竞争计数编码为基础，作为数据选择输出的Y有规律可循，并且此种数据选择电路具有特征序列，能够提高信号传输的可靠性，与此同时还降低了数据选择的误码率。

公开(公告)号：CN101609344B

公开(公告)日：2011-04-27

申请号：CN200910031757.6

申请日：2009-07-07

Applicant: 东南大学

Inventor： 吴金 ,  郑丽霞 ,  王永寿 ,  赵霞 ,  常昌远

IPC: G05F1/46

Abstract: 本发明公布了一种CMOS亚阈高阶温度补偿带隙基准电路，包括电流模带隙基准电路和反馈控制回路，其中电流模带隙基准电路由六个PMOS管、四个NMOS管和五个电阻构成，反馈控制回路由两个PMOS管和四个NMOS管构成。本发明具有较低的温度系数、较高的电源抑制比。采用CSMC0.5μm标准CMOS工艺库经仿真后得到温度系数仅为0.42ppm/℃，低频下的PSRR达到78dB以上。

公开(公告)号：CN119642992A

公开(公告)日：2025-03-18

申请号：CN202411789775.1

申请日：2024-12-06

Applicant: 东南大学

Inventor： 杨文豪 ,  吴金 ,  姚蔚奇 ,  郑丽霞 ,  孙伟锋 ,  赵霞

IPC: G01K7/00 ,  G01K15/00

Abstract: 本发明公开了一种基于占空比调制的温度传感器及其量化方法。所述的温度传感器包括感温电路、占空比调制电路和量化电路；感温电路产生正相关电压VPTAT和负相关电压VCTAT传输给占空比调制电路，占空比调制电路将电压信号转换为占空比信号传输给量化电路，量化电路则分别量化占空比信号的周期和脉宽，最终输出量化结果的数字码。为提高电路精度，感温前端电路分别使用了斩波技术、自动调零技术和动态元件匹配技术；量化读取电路则采用同时量化周期和脉宽的方式降低PVT的影响，通过锁存原时钟和分频时钟的状态进行细量化，周期和脉宽的细量化复用同一个电路，最低频的时钟通过两个计数器进行粗量化，有效地提高了量化精度并降低了功耗。

公开(公告)号：CN110044354B

公开(公告)日：2022-05-20

申请号：CN201910241709.3

申请日：2019-03-28

Applicant: 东南大学

Inventor： 李冰 ,  卢泽 ,  张林 ,  王亚洲 ,  高猛 ,  刘勇 ,  董乾 ,  王刚 ,  赵霞

IPC: G01C21/20 ,  G01C21/16

Abstract: 本发明公开了一种双目视觉室内定位与建图方法及装置，包括：实时采集左右图像，并计算出相机的初始位姿；实时采集角速度信息和加速度信息，并预积分得到惯性测量单元状态量；构建一个包含若干图像帧的滑动窗口，以图像帧与帧之间的视觉误差项和惯性测量单元测量值的误差项为约束，对相机的初始位姿进行非线性优化，得到优化后的相机位姿及惯性测量单元测量值；构建词袋模型进行回环检测，校正优化后的相机位姿；提取左右图像特征后转换为单词并与离线地图的词袋进行匹配，成功则优化求解得到优化后的相机位姿，否则重新采集左右图像并进行词袋匹配。本发明可在未知环境中实现定位与建图，以及在已建图场景中的定位功能，具有较好的精度和鲁棒性。

公开(公告)号：CN110048858B

公开(公告)日：2021-11-30

申请号：CN201910360101.2

申请日：2019-04-30

Applicant: 东南大学

Inventor： 李冰 ,  文静 ,  刘勇 ,  董乾 ,  张林 ,  沈克强 ,  王刚 ,  赵霞

IPC: H04L9/32

Abstract: 本发明提出一种APUF电路结构，涉及信息安全技术领域。APUF电路包括：信号延时抵消模块、上延时模块、下延时模块、上仲裁选择模块、下仲裁选择模块及最终仲裁器。上、下延时模块采用类DAPUF电路，分别由4条信号链路组成，其中任意两条信号链路经仲裁选择模块后获取最快和最慢的延时链路。将上延时模块的最快延时链路和下延时模块的最慢延时链路，或上延时模块的最慢延时链路和下延时模块的最快延时链路，经过最终仲裁后获得最终响应输出。每条信号链路中，上升沿信号传输路径由激励信号决定。APUF电路结构，减少资源消耗量，提高APUF电路结构的唯一性、随机性和可靠性。

公开(公告)号：CN109299622B

公开(公告)日：2021-11-09

申请号：CN201811009811.2

申请日：2018-08-31

Applicant: 东南大学

Inventor： 李冰 ,  徐叶菡 ,  熊琅钰 ,  陈帅 ,  董乾 ,  刘勇 ,  张林 ,  王亚洲 ,  沈克强 ,  王刚 ,  赵霞

IPC: G06F21/73

Abstract: 本发明公开了一种DRAM PUF测试系统，包括DRAM、CPU端和GPU端，CPU端包括UART数据获取模块和Mailbox数据发送模块，GPU端包括Mailbox数据接收模块、DRAM初始化模块、DRAM刷新控制模块、CPU代码手动刷新模块和DRAM内容读取模块；本发明还公开了一种DRAM PUF提取方法，实现在启动阶段与运行阶段均进行DRAM PUF的提取。尤其在运行阶段，在DRAM停止刷新的情况下，能够通过手动刷新保证原有运行代码的不丢失，进行正常的DRAM PUF测试流程，并通过串口打印最终结果。