-
公开(公告)号：CN1848293A
公开(公告)日：2006-10-18
申请号：CN200610011766.5
申请日：2006-04-21
Applicant: 北京大学深圳研究生院
IPC: G11C11/409 , G11C11/22
Abstract: 本发明提供一种铁电动态随机存储器单管单元阵列的编程方法，属于半导体集成电路设计和制造技术领域。该方法在对选中单元进行编程操作的过程中，对非选中单元的字线、位线和源线都施加禁止编程电压，使实现单管单元阵列结构可加的编程电压的范围进一步增大，从而获得更大的存储窗口，对铁电材料本身来说也更容易实现。
-
公开(公告)号：CN118550501A
公开(公告)日：2024-08-27
申请号：CN202410523553.9
申请日：2024-04-28
Applicant: 北京大学
Abstract: 本发明提供一种基于双边沿时域计算的浮点数存内计算系统、方法及浮点数存内计算芯片，所述系统包括：多个双模存内计算模块，各所述双模存内计算模块用于计算预设时域周期内各输入浮点数和权重浮点数的指数和；最大值查找模块，用于确定各所述指数和的输出时间，并根据各所述指数和的输出时间，确定最大指数和及各所述指数和与所述最大指数和之间的差值；尾数移位模块，用于根据各所述指数和与所述最大指数和之间的差值，对各所述输入浮点数和权重浮点数的尾数进行移位，并输出移位后的各所述输入浮点数和权重浮点数的尾数；所述双模存内计算模块还用于对移位后的各所述输入浮点数和权重浮点数的尾数进行乘累加运算。本发明能降低存内计算系统结构面积、计算时间以及功耗的开销。
-
公开(公告)号：CN112584068B
公开(公告)日：2022-04-05
申请号：CN202011232475.5
申请日：2020-11-06
Applicant: 北京大学
Abstract: 本申请公开了一种像素单元和像素单元的信号处理方法，包括至少一个像素；所述像素包括：一个N型主像素、一个P型主像素和一个子像素；所述子像素在所述N型主像素与P型主像素之间。或包括相邻的至少一个第一像素和一个第二像素；所述第一像素包括一个N型主像素，所述第二像素包括一个P型主像素；所述第一像素和第二像素共用一个子像素。子像素根据电流，生成并输出N型主像素和P型主像素的信号差值。通过在两个主像素之间增加子像素，子像素根据两个主像素发送的电流，生成并输出N型主像素和P型主像素的信号差值，能够直接对接收到的信号进行高效处理，减小输出的数据量。由于不需要增加电路，因此不会因为复杂的电路导致像素面积增加。
-
公开(公告)号：CN110581190B
公开(公告)日：2021-11-02
申请号：CN201910785417.6
申请日：2019-08-23
Applicant: 北京大学
IPC: H01L31/0352 , H01L31/102 , H01L31/18
Abstract: 本申请公开了一种适应亚微米像素的UTBB光电探测器、阵列和方法，包括：硅膜层、埋氧层、掺杂层和衬底，所述衬底、掺杂层、埋氧层和硅膜层依次从下至上设置；所述硅膜层包括相邻的一个NMOS管和一个PMOS管；所述掺杂层包括多个交替排列的N型掺杂区和P型掺杂区。所述NMOS管为一个像素单元，所述PMOS管为一个像素单元。通过在掺杂层采用横向电场，主动使信号电荷向像素内聚集，抑制串扰的能力更强，而且无需浅槽隔离，可以使像素单元进一步缩小。采用横向PN结感光结构，PN结的横向自建电场与埋氧层下垂直方向电场共同作用，使得光生电子可以漂移并聚集在埋氧层下方。横向电场的存在提高了光电转化效率，抑制了像素间串扰，使其更适合于亚微米像素。
-
公开(公告)号：CN112584068A
公开(公告)日：2021-03-30
申请号：CN202011232475.5
申请日：2020-11-06
Applicant: 北京大学
Abstract: 本申请公开了一种像素单元和像素单元的信号处理方法，包括至少一个像素；所述像素包括：一个N型主像素、一个P型主像素和一个子像素；所述子像素在所述N型主像素与P型主像素之间。或包括相邻的至少一个第一像素和一个第二像素；所述第一像素包括一个N型主像素，所述第二像素包括一个P型主像素；所述第一像素和第二像素共用一个子像素。子像素根据电流，生成并输出N型主像素和P型主像素的信号差值。通过在两个主像素之间增加子像素，子像素根据两个主像素发送的电流，生成并输出N型主像素和P型主像素的信号差值，能够直接对接收到的信号进行高效处理，减小输出的数据量。由于不需要增加电路，因此不会因为复杂的电路导致像素面积增加。
-
Patent Agency Ranking
公开(公告)号：CN108666336B
公开(公告)日：2020-09-11
申请号：CN201810528240.7
申请日：2018-05-29
Applicant: 北京大学
IPC: H01L27/146
Abstract: 本发明公开了一种UTBB光电探测器阵列及其工作方法，其中，光电探测器的阵列包括：由栅极公共端组成的字线、由漏极公共端组成的位线、由公共源极组成的共源端以及由具有不同掺杂类型区域的衬底分别组成的势阱端。所述双工作模式包括：通过一个包含双阱结构的全像素单元进行光采集，使得光电探测器实现高灵敏度的工作模式；以及将一个像素单元拆分成两个半宽度像素，每个半宽度像素单独完成一个像素点光信号的采集，使得光电探测器实现高分辨率的工作模式。本发明的优点是，通过所述的UTBB光电探测器阵列及其工作方法，在不改变原有器件性能的基础上，使得具有UTBB结构的光电探测器同时具有高分辨率和高灵敏度两种工作模式。
-
公开(公告)号：CN110346702A
公开(公告)日：2019-10-18
申请号：CN201910508070.0
申请日：2019-06-12
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种自热效应测试结构，该结构包括：第一待测器件(1)、第二待测器件(2)、第三待测器件(3)、第一传感器(4)、第二传感器(5)；所述第一待测器件(1)和所述第二待测器件(2)相对于第一传感器(4)呈镜像布置，所述第二待测器件(2)和所述第三待测器件(3)相对于第二传感器(5)呈镜像布置。本发明的优点在于：本结构极大地减少了自热器件和传感器件之间的热扩散，使得传感器件具备的温度条件更加接近于自加热器件。可同时测量自热器件源端和漏端的自热状况，能够较直接地反映出源漏温度差异。结构利用栅极隧穿电流对温度的敏感性，更快速和准确地获得被测器件的信息，降低了信息采集的时间和成本。
-
公开(公告)号：CN109859792A
公开(公告)日：2019-06-07
申请号：CN201811593345.7
申请日：2018-12-25
Applicant: 北京大学
IPC: G11C16/34
Abstract: 本发明公开一种阈值电压分布预测方法及装置，该方法包括：对固态硬盘进行递增阶跃脉冲编程，统计擦除单元数、每个编程态对应的初始单元数及初始阈值电压分布信息；为每个编程态分配感知电压；保持一定时长，根据擦除单元数、每个编程态对应的初始单元数及感知电压，分别获取每个编程态对应的感知单元数；根据保持噪声模型、每个编程态对应的感知单元数及初始阈值电压分布信息，分别确定每个编程态对应的保持阈值电压分布信息。本发明基于保持噪声模型，对于每个编程态，只需要一次电压感知操作即可还原每个编程态的阈值电压分布信息，实现阈值电压分布的精准快速预测，为读电压优化及ECC的设计提供指导。
-
公开(公告)号：CN102751867B
公开(公告)日：2014-10-08
申请号：CN201210239819.4
申请日：2012-07-10
Applicant: 北京大学
IPC: H02M3/07
Abstract: 本发明涉及集成电路技术领域，公开了一种PMOS正高压电荷泵。本发明的电荷泵采用新型结构，保存原有PMOS开关电荷泵的同时，增加PMOS开关电荷泵栅极控制辅助支路，降低了传输辅助支路中PMOS开关管栅极电压，提高了传输辅助支路中PMOS管电荷导通能力，减小了电压损失，从而提高了输出电压，减小了电压上升时间，提高了电路整体电压上升阶段电压的斜率，同时很好地减小了由栅极控制辅助支路直接控制传输主支路中PMOS管栅极时存在的较大反向电流。
-
公开(公告)号：CN102722600B
公开(公告)日：2014-04-23
申请号：CN201210135029.1
申请日：2012-04-28
Applicant: 北京大学
CPC classification number: Y02D10/45
Abstract: 本发明公开了一种芯片功耗的计算方法，包括以下步骤：A：选定芯片的工艺及工作电压，对该工艺下的逻辑门标准单元在不同输入状态下进行SPICE仿真；B：根据仿真结果，为每个逻辑门标准单元建立输入状态与泄漏功耗对应的查找表；C：读取芯片的电路网表中的逻辑门，判断该逻辑门输入为芯片的总输入还是其他逻辑门的输出；D：根据判断结果计算该逻辑门的每一个输入等于 或 的概率；E：根据查找表中该逻辑门的输入状态与泄漏功耗的对应关系以及逻辑门输入状态的概率，计算该逻辑门的泄漏功耗；F：遍历芯片中逻辑门获取每一逻辑门的泄漏功耗，对所获逻辑门的泄漏功耗进行累加获得芯片的泄漏功耗。本发明能提高基于统计意义上的芯片功耗的计算精度。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.024 seconds)
