公开(公告)号：CN1258221C

公开(公告)日：2006-05-31

申请号：CN02108021.6

申请日：2002-03-25

Applicant: 松下电器产业株式会社

Inventor： 嶋田恭博 ,  加藤刚久 ,  山田隆善

IPC: H01L27/04 ,  G11C11/22

CPC classification number: G11C11/22

Abstract: 一种半导体存储装置及其驱动方法，半导体存储装置具有铁电体电容器，即使由于电子或空穴的注入使施加在铁电体电容器上的电位差消失，也能够读出铁电体电容器所保持的数据。半导体存储装置的结构是：由源区(101)、漏区(102)、沟道区(103)、栅绝缘膜(104)及浮置栅电极(105)构成场效应晶体管，通过绝缘膜在该场效应晶体管上设置铁电体电容器(113)，铁电体电容器由铁电体膜(110)和上侧的第1电极(111)及下侧的第2电极(112)组成。将铁电体膜(110)的极化方向下向、且铁电体膜(110)具有几乎饱和极化值的第1状态作为数据“1”写入的同时，将铁电体膜的极化方向下向、且铁电体膜(110)具有几乎为零的极化值的第2状态作为数据“0”写入。

公开(公告)号：CN1225024C

公开(公告)日：2005-10-26

申请号：CN01120041.3

申请日：2001-07-10

Applicant: 松下电器产业株式会社

Inventor： 嶋田恭博 ,  加藤刚久

IPC: H01L27/04 ,  H01L27/105 ,  G11C11/34

CPC classification number: G11C11/22 ,  G11C11/223

Abstract: 一种半导体存储装置，存储单元包括利用强电介质膜的极化偏位来储存数据的强电介质电容器30，和与该强电介质电容器30并联连接的选择晶体管20。在沿位线方向连续连接多个强电介质电容器30的串联电路的一端侧上，连接通过检测所选择的强电介质电容器30的强电介质膜极化偏位来读出数据的读出晶体管10，利用多个强电介质电容器30、多个选择晶体管20以及1个读出晶体管10来构成存储单元部分。能提高半导体存储装置的保持特性。

公开(公告)号：CN1210784C

公开(公告)日：2005-07-13

申请号：CN01118832.4

申请日：2001-06-19

Applicant: 松下电器产业株式会社

Inventor： 嶋田恭博 ,  加藤刚久

IPC: H01L21/82 ,  G11C11/34

CPC classification number: G11C11/22 ,  G11C11/223

Abstract: 一种半导体存储装置的驱动方法，该半导体存储装置包括：强电介质电容器(30)、串联连接强电介质电容器(30)的读出FET(10)、以及并联连接强电介质电容器(30)的选择FET(20)。当读出储存在强电介质电容器(30)中的数据时，把低于该强电介质电容器(30)的矫顽电压的读出电压外加到强电介质电容器(30)的上电极(31)上，当除去该读出电压时，能使强电介质膜(33)的极化偏位返回到读出数据前的偏位上。提高具有强电介质电容器的半导体存储装置的保持特性。

公开(公告)号：CN1170320C

公开(公告)日：2004-10-06

申请号：CN01108897.4

申请日：2001-02-28

Applicant: 松下电器产业株式会社

Inventor： 嶋田恭博 ,  加藤刚久

IPC: H01L27/105 ,  H01L21/8234 ,  H01L21/8239

CPC classification number: G11C11/22 ,  H01L27/105 ,  H01L27/11585 ,  H01L27/1159 ,  H01L27/11592 ,  H01L29/6684 ,  H01L29/78391

Abstract: 分别形成pMOSFET、nMOSFET、强电介质FET的栅电极及各栅绝缘膜后，采用杂质离子注入方法分别形成nMOSFET、强电介质FET各源区、漏区，以及pMOSFET的源区、漏区，在第1层间绝缘膜上，形成中间电极，强电介质膜和控制栅电极，中间电极与强电介质FET的栅电极相连接。在第2层间绝缘膜上形成第1布线，第2布线和布线层，第1布线与控制栅电极连接，第2布线与强电介质FET的中间电极连接，布线层与CMOS的栅电极连接。

公开(公告)号：CN1497726A

公开(公告)日：2004-05-19

申请号：CN200310101407.5

申请日：2003-10-17

Applicant: 松下电器产业株式会社

Inventor： 嶋山恭博 ,  加藤刚久 ,  山田隆善

IPC: H01L27/10 ,  G11C11/21

Abstract: 本发明涉及半导体存储装置以及装载它的电子装置，谋求降低写入电压、增加强电介质电容器的能重写次数，以及充分长时间地确保数据保持的寿命的2个优点的并存。强电介质电容器使2个剩余极化的偏移(点b和点c)与数据“1”对应，使1个剩余极化的偏移(点a)与数据“0”对应。做到在写入数据“1”的场合，在强电介质电容器中外加电压的大小或脉冲宽度不同的2个电脉冲中的任何1个，强电介质电容器的剩余极化的偏移变成点b或c的任何1个。另一方面，做到在写入数据“0”的场合，强电介质电容器的剩余极化的偏移变成点a。

公开(公告)号：CN1319895A

公开(公告)日：2001-10-31

申请号：CN01108897.4

申请日：2001-02-28

Applicant: 松下电器产业株式会社

Inventor： 嶋田恭博 ,  加藤刚久

IPC: H01L27/105 ,  H01L21/8234 ,  H01L21/8239

CPC classification number: G11C11/22 ,  H01L27/105 ,  H01L27/11585 ,  H01L27/1159 ,  H01L27/11592 ,  H01L29/6684 ,  H01L29/78391

Abstract: 分别形成pMOSFET、nMOSFET、强电介质FET的栅电极及各栅绝缘膜后,采用杂质离子注入方法分别形成nMOSFET、强电介质FET各源区、漏区,以及pMOSFET的源区、漏区,在第1层间绝缘膜上,形成中间电极,强电介质膜和控制栅电极,中间电极与强电介质FET的栅电极相连接。在第2层间绝缘膜上形成第1布线,第2布线和布线层,第1布线与控制栅电极连接,第2布线与强电介质FET的中间电极连接,布线层与CMOS的栅电极连接。

公开(公告)号：CN103404124A

公开(公告)日：2013-11-20

申请号：CN201280010614.7

申请日：2012-02-06

Applicant: 松下电器产业株式会社

Inventor： 广濑裕 ,  宫川良平 ,  上田哲也 ,  加藤刚久

IPC: H04N5/369 ,  H01L27/146 ,  H04N5/357 ,  H04N5/374

CPC classification number: H01L27/14638 ,  H01L27/1464 ,  H01L27/14667

Abstract: 本发明涉及的固体摄像装置(101)具备：基板(318)；多个下部电极(311)，以分别电分离的方式，呈矩阵状被配置在基板(318)的上方；极薄绝缘膜(310)，完全覆盖多个下部电极(311)，且被平坦化；光电转换膜(308)，被形成在极薄绝缘膜(310)的上方，将光转换为信号电荷；上部电极(307)，被形成在光电转换膜(308)的上方；以及信号读出电路(220)，被形成在基板(318)上，通过检测在多个下部电极(311)的每一个中发生的电流或电压的变化，从而生成与信号电荷对应的读出信号，极薄绝缘膜(310)能够传导电子以及空穴的至少一方。

公开(公告)号：CN102405521A

公开(公告)日：2012-04-04

申请号：CN200980158825.3

申请日：2009-12-15

Applicant: 松下电器产业株式会社

Inventor： 金子幸広 ,  加藤刚久 ,  田中浩之

IPC: H01L21/8246 ,  H01L21/8247 ,  H01L27/105 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/28291 ,  G11C11/22 ,  H01L27/1159 ,  H01L27/1251 ,  H01L29/78391

Abstract: 一种半导体存储单元(20)，其具备栅极绝缘膜由铁电体膜(4)构成的MFSFET(21)所组成的存储元件和栅极绝缘膜由顺电体膜(9)构成的MISFET(22)所组成的选择开关元件，MFSFET的第1栅电极(3)由在基板(1)上的结晶性绝缘膜(2)表面形成的结晶性导电膜(3)构成，铁电体膜(4)按照覆盖第1栅电极(3)的方式形成在结晶性绝缘膜(2)，顺电体膜(9)隔着半导体膜(5)形成在铁电体膜(4)上，MISFET(22)的第2栅电极(10)形成在顺电体膜(9)上。

公开(公告)号：CN100524190C

公开(公告)日：2009-08-05

申请号：CN200610006751.X

申请日：2006-01-27

Applicant: 松下电器产业株式会社

Inventor： 加藤刚久 ,  五宝靖 ,  中西雅浩 ,  外山昌之 ,  岩成俊一

IPC: G06F3/06

CPC classification number: G06F1/3225 ,  G06F1/206 ,  G06F1/324 ,  G06F1/3275 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

Abstract: 本发明的存储器系统包括具有非易失性存储器的存储装置和对存储装置进行存取的存取装置，所述存储装置包括：检测部件，检测存储装置的温度；决定部件，根据检测出的温度来决定工作条件；以及通知部件，将决定的工作条件通知所述存取装置，所述存取装置包括：接口部件，连接存储装置；以及控制部件，根据由存储装置通知的工作条件来控制接口部件。

公开(公告)号：CN100490012C

公开(公告)日：2009-05-20

申请号：CN03158167.6

申请日：2003-09-15

Applicant: 松下电器产业株式会社

Inventor： 加藤刚久 ,  山田隆善

IPC: G11C11/409 ,  G11C11/419

CPC classification number: G11C11/22

Abstract: 本发明涉及半导体存储装置及其驱动方法。根据本发明能够对具有包含由强电介质构成的电容器的存储器和增益晶体管的半导体存储装置中的增益晶体管的偏置电压进行补偿。例如，在存储块MB00中，配置着2个存储单元MC00、MC01、复位晶体管QR00、QRX00、和增益晶体管QG00、QGX00，配置着分别使该增益晶体管QG00、QGX00的栅极电位充电的充电晶体管QS00、QSX00、截断与该增益晶体管QG00、QGX00的位线BL0电连接的电流截断晶体管QC00、QCX00。