-
公开(公告)号：CN119853446A
公开(公告)日：2025-04-18
申请号：CN202510061599.8
申请日：2025-01-15
Applicant: 安徽大学
IPC: H02M3/07
Abstract: 本发明涉及图像传感器设计技术领域，具体涉及应用于CIS的交叉耦合电荷泵电路、模块及CIS模块。本发明的电路包括：电荷泵部、防泄露漏开关部、补偿电路部。电荷泵部采用交叉耦合设计，且在上升压路径设置了1个辅助开关管MN7、下升压路径设置了1个辅助开关管MN8；一方面，通过防泄露漏开关部来对MN7、MN8进行控制，不仅保证了电荷泵部正常升压，也通过在电荷恢复阶段使MN7～MN8保持断开，避免出现反向回流、以减小输出纹波；另一方面，通过补偿电路部来在不同阶段给电荷泵部提供不同的补偿信号VF，不仅保证了电荷泵部正常升压，而且在电荷恢复阶段通过向电荷泵部施加大于VDD的VF完成电压补偿来提高瞬态响应。
-
公开(公告)号：CN119832957A
公开(公告)日：2025-04-15
申请号：CN202411888853.3
申请日：2024-12-20
Applicant: 安徽大学
IPC: G11C11/4067 , G11C7/12
Abstract: 本发明涉及DRAM电路设计技术领域，具体涉及基于位线开关和电容耦合的灵敏放大器、读取电路、模块。本发明公开了基于位线开关和电容耦合的DRAM灵敏放大器，包括：9个NMOS管N1～N9、2个PMOS管P1～P2、2个电容Cc1～Cc2。本发明设计了SCSA、并配合相应的控制逻辑，使其在对DRAM存储单元读取时设计了：预充阶段、失调校准阶段、电荷分享阶段、预感应阶段、主感应阶段，使位线BLT或BLB电位可以正确变化，保证了SCSA读取放大功能。相较于传统的DRAM灵敏放大器，本发明提供的SCSA实现了在元件数量增幅不大的情况下，使失调电压指标大幅度降低、有效增大了感测裕度。
-
公开(公告)号：CN119832956A
公开(公告)日：2025-04-15
申请号：CN202411888782.7
申请日：2024-12-20
Applicant: 安徽大学
IPC: G11C11/4067 , G11C7/12
Abstract: 本发明涉及DRAM电路设计技术领域，具体涉及基于电容及翻转点补偿的灵敏放大器、读取电路、模块。本发明公开了一种基于电容及翻转点补偿的灵敏放大器，包括：9个NMOS管M1～M9、2个PMOS管P1～P2、2个电容C1～C2。本发明设计了CSCSA、并配合相应的控制逻辑，使其在对DRAM存储单元读取时设计了：预充阶段、失调消除阶段、电荷共享阶段、前感阶段、感应放大阶段，使位线BL或BLB电位可以正确变化，保证了CSCSA读取放大功能。相较于传统的DRAM灵敏放大器，本发明提供的CSCSA实现了在元件数量增幅不大的情况下，使失调电压指标大幅度降低、并提高了感测良率。
-
公开(公告)号：CN119446218B
公开(公告)日：2025-03-28
申请号：CN202510019409.6
申请日：2025-01-07
Applicant: 安徽大学
IPC: G11C11/4097
Abstract: 本申请涉及一种自启动位单元SRAM写辅助的电路结构、存储阵列和SRAM，其中，该电路结构包括：第一反相器和第二反相器，所述第一反相器的输入端与所述第一位线连接，所述第二反相器的输入端与所述第二位线连接；第一NMOS管和第二NMOS管，所述第一NMOS管的栅极与所述第一反相器的输出端连接，所述第一NMOS管的漏极与所述第一位线连接，所述第一NMOS管的源极接地，所述第二NMOS管的栅极与所述第二反相器的输出端连接，所述第二NMOS管的漏极与所述第二位线连接，所述第二NMOS管的源极接地。解决了目前存储阵列外围的写辅助电路会增加SRAM的电路布局难度以及大幅增加电路面积占用的问题。
-
公开(公告)号：CN119356640B
公开(公告)日：2025-03-04
申请号：CN202411918331.3
申请日：2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种随机计算的CIM电路及适于机器学习训练的MAC运算电路，该电路包括：存算阵列、随机量化电路、以及外围电路。其中，存算阵列采用具有数据存储和逻辑运算功能的SRAM阵列。随机量化电路包括随机电压生成器、孪生比较器阵列、随机累加电路和转码电路。随机电压生成器生成随机电压，孪生比较器阵列利用随机电压生成SRAM阵列输出的运算结果的随机比特流，随机累加电路根据各个随机比特流在随机域内实现乘积结果的累加；转码电路将最终结果的随机比特流转码为对应的数值。本发明还引入转置设计来实现更高效的全并行操作。本发明解决了现有各类采用全加器的CIM电路存在的面积效率较低和功耗较高的问题。
-
Patent Agency Ranking
公开(公告)号：CN118869294B
公开(公告)日：2025-02-28
申请号：CN202410915027.7
申请日：2024-07-09
Applicant: 重庆交通大学 , 安徽大学 , 中国汽车工程研究院股份有限公司 , 重庆微标科技股份有限公司 , 润建股份有限公司
Abstract: 本发明公开了一种零信任环境下基于状态信息加密传输的车辆队列控制方法，包括：车辆队列中的每辆跟随车均接收其前车发送的状态信息；其中车辆之间发送和接收状态信息时通过数字信封技术进行加解密和验证；车辆队列中的每辆跟随车均执行如下操作：利用模型预测算法计算预测当前车辆未来Np个时刻的状态信息；通过状态预测模型计算当前车辆未来Np个时刻期望的状态信息；通过MPC的目标函数计算生成当前车辆的最优控制输入；最终基于当前车辆的最优控制输入控制其运行状态。本发明在零信任构架下引入对称加密算法和非对称加密算法，同时通过车辆及其前车的状态信息来预测未来时刻的状态和期望状态以生成满足车辆队列控制要求的控制输入。
-
公开(公告)号：CN119380767A
公开(公告)日：2025-01-28
申请号：CN202411512287.6
申请日：2024-10-28
Applicant: 安徽大学
IPC: G11C7/06 , G11C7/08 , G11C11/419 , H03F3/45
Abstract: 本发明属于集成电路领域，具体涉及一种全摆幅输入型灵敏放大器、模块及芯片。全摆幅输入型灵敏放大器包括输出电路和预充电路、自适应选通电路和失调抑制电路。输出电路采用反相交叉耦合的锁存电路，其中的锁存节点Q和QB作为量化结果的输出节点；预充电路由使能信号SAEN控制启动，并用于在比较前将输出节点拉高至等电位。自适应选通电路为每个输出节点和提供两条分别由NMOS管和PMOS管调控的放电路径，并针对不同摆幅的输入信号自适应选通对应的放电路径，进而实现对两个全摆幅输入信号进行比较。失调抑制电路用于在复位阶段将放电路径中对应位置的电位进行平衡。本发明克服了锁存器型灵敏放大器比较范围有限，失调电压过高的问题。
-
公开(公告)号：CN119356639A
公开(公告)日：2025-01-24
申请号：CN202411920531.2
申请日：2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元；数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中，并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路，将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。
-
公开(公告)号：CN119028408B
公开(公告)日：2025-01-17
申请号：CN202411517037.1
申请日：2024-10-29
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种基于磁隧道结的温度自适应读写辅助电路及存储芯片。该方案将SRAM存储阵列中的每个存储单元的传输管全部采用FDSOI型晶体管，并由温度自适应读写辅助电路在电路执行读操作或写操作时，向存储阵列中的每个存储单元的传输管中的衬底输出一个随温度上升而上升的背栅偏置电压，其中，温度自适应读写辅助电路包括动态电压源和一个由MTJ和NMOS构成的读写辅助偏置电路；读写辅助偏置电路利用MTJ在高阻态下的温度特性，对动态电压源的输出进行分压，进而得到所需的背栅偏置电压。本发明克服了SRAM器件中温度漂移导致的读写访问速度不稳定以及漏电流影响正常数据读写的问题。
-
公开(公告)号：CN119271172A
公开(公告)日：2025-01-07
申请号：CN202411785251.5
申请日：2024-12-06
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种电荷域带符号乘法、多比特乘累加运算电路及其芯片。电荷域带符号乘法由8个PMOS管P1~P8、13个NMOS管N1~N13，以及电容C构成；其中，P1~P5以及N1~N7构成符号位运算单元，剩余元件构成数值位运算单元。电路将带符号数之间的乘法分为两个阶段，先在12T‑SRAM中进行符号位支架的乘法运算，结果输出到9T1C‑SRAM中，再进行数值位之间的乘法运算。电荷域带符号的多比特乘累加运算电路则以12T‑SRAM和9T1C‑SRAM为基本单元对SRAM电路上进行改进后得到。本发明解决了现有CIM电路难以实现输入和权重均为带符号数的乘法或Mac运算的问题。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.073 seconds)
