-
公开(公告)号：CN103138722A
公开(公告)日：2013-06-05
申请号：CN201210517355.9
申请日：2012-12-05
申请人： 联发科技股份有限公司
IPC分类号： H03K17/16
CPC分类号： H03K19/0008 , G06F1/26 , G06F1/32 , H03K19/0016
摘要： 本发明的一实施例提供一种隔离单元以及集成电路，其中隔离单元用以将第二电源域与第一电源域隔离，包括输入端、输出端、第一电源端以及第二电源端。该输入端，用以接收该第一电源域的第一信号。该输出端，用以输出具有预定逻辑电平的输出信号，并将该输出信号传送至该第二电源域。该第一电源端接收来自电源的电压，该电源是不同于该第一电源域的第一电源，且该电压用以供电给该隔离单元。本发明提供的隔离单元以及集成电路可以确保来自不供电模式的电源域的信号的逻辑电平可以固定在预定逻辑电平。
-
公开(公告)号：CN102890525A
公开(公告)日：2013-01-23
申请号：CN201210249496.7
申请日：2012-07-18
申请人： NXP股份有限公司
IPC分类号： G05F1/66
CPC分类号： H03K19/0008 , G06F1/06 , G06F1/08 , G06F1/26 , G06F1/3203 , G06F1/324 , G06F1/3296 , Y02D10/126
摘要： 本发明涉及功率控制电路和功率控制方法。促进了供电。根据一个或多个实施例，功率调节器电路包括第一调节器、第二调节器以及用于在待机操作模式和正常操作模式下对功率调节器的操作加以控制的控制器。第一调节器和第二调节器分别以主功率级和待机功率级提供经调节的功率，所述待机功率级低于主功率级。对于待机模式，控制器操作第二调节器以待机功率级向集成电路供电。对于向正常模式的转变，控制器将第一调节器接通而同时继续操作第二调节器在启动周期期间向集成电路供电。在启动周期之后(例如，当第一调节器达到全功率时)，控制器操作第一调节器进行供电，以在高频模式下操作处理器。
-
公开(公告)号：CN101266504B
公开(公告)日：2013-01-09
申请号：CN200810095136.X
申请日：2008-02-28
申请人： 洛克威尔自动控制技术股份有限公司
IPC分类号： G05F1/10
CPC分类号： H03K19/0008 , Y10T307/352
摘要： 一种用于工业控制器的电流回路输出电路通过从开关电压源直接驱动不同电阻的电流负载，来提供低功耗和减少的元件数量。对反馈回路的适当滤波和设计使得可以获得必要的瞬时响应时间。
-
公开(公告)号：CN102362433A
公开(公告)日：2012-02-22
申请号：CN201080013217.6
申请日：2010-03-04
申请人： 快捷半导体有限公司
IPC分类号： H03K19/0175
CPC分类号： H03K19/00361 , H03K19/0008 , H03K19/018521
摘要： 一种输出缓冲器利用电容性反馈来大体上与负载电容无关地控制输出转换速率。本发明减缓了上升和下降转换速率并且通过电容性反馈减小了负载电容对转换速率的影响，以及不使用直流电流。采用晶体管开关来在电路部件和功能之间进行隔离以及减小噪声和干扰。
-
公开(公告)号：CN101459423B
公开(公告)日：2011-08-03
申请号：CN200810183907.0
申请日：2008-12-09
申请人： 旺宏电子股份有限公司
发明人： 陈泳旭
IPC分类号： H03K19/003 , H03K19/0175
CPC分类号： H03K19/0008
摘要： 本发明公开了一种含有输出预置电路的低功耗输出驱动器电路及其控制方法。该输出预置电路包含一栓锁，产生一栓锁输出信号，以及一上拉电路，接收一预置致能信号以及该栓锁输出信号，其中当该预置致能信号在一低电平及该栓锁输出信号在一高电平时，该上拉电路使该输出驱动电路的一输出电压，自一接地电平增加至一第一电平。
-
公开(公告)号：CN101304250B
公开(公告)日：2010-12-22
申请号：CN200810097055.3
申请日：2008-05-12
申请人： 索尼株式会社
IPC分类号： H03K19/00 , H03K19/003 , H03K19/0948 , H01L27/04
CPC分类号： H03K19/0008
摘要： 一种在相同衬底上的半导体集成电路及其操作方法，包括：第一电路块，该第一电路块包括开关晶体管，该开关晶体管在所述第一电路块为非活动时截止，而在所述第一电路块为活动时导通，所述第一电路块包括被适配为提供各预定功能的内部电路，所述内部电路连接到维持为低电平源电压的第一电源线；第二电路块，包括被适配为提供各预定功能的内部电路，所述内部电路连接到维持为低电平源电压的第二电源线；电源线开关部分，连接在第一和第二电源线之间；以及控制电路，被适配为控制所述电源线开关部分，使得所述第一和第二电源线在比所述开关晶体管导通更晚的时刻连接到一起，或在比所述开关晶体管导通更长的时间段上逐渐地连接到一起。
-
公开(公告)号：CN101432816A
公开(公告)日：2009-05-13
申请号：CN200780015365.X
申请日：2007-04-27
申请人： 莫塞德技术公司
发明人： M·A·赞帕格莱昂纳 , M·图赫
IPC分类号： G11C5/14 , G11C11/417
CPC分类号： G11C5/147 , G11C11/417 , H03K19/0008
摘要： 提供用于将静态随机存取存储器阵列的虚地节点维持在足够用于维持数据保持的最小水平的方法和系统。电路能够将虚地节点维持在虚地参考电压VDD－(1.5＊Vth)，或跨过存储器单元维持1.5＊Vth，其中，Vth为静态随机存取存储器存储器单元晶体管的阈值电压，并且VDD为正供给电压。通过跟踪静态随机存取存储器阵列中的存储器单元晶体管的Vth，电路在维持数据完整性的同时减小泄漏电流。阈值电压参考电路能够包括一个或多个存储器单元晶体管(并行)或特殊地布线的存储器单元，以跟踪存储器单元晶体管阈值电压。虚地参考电压的值能够基于乘法器电路中的反馈链元件的比率。
-
公开(公告)号：CN101110264A
公开(公告)日：2008-01-23
申请号：CN200710146406.0
申请日：2007-04-17
申请人： 尔必达存储器股份有限公司
发明人： 恩田贵光
IPC分类号： G11C11/4063 , H01L27/108
CPC分类号： H01L27/0207 , G11C11/4074 , G11C11/4094 , H01L27/10897 , H03K19/0008
摘要： 本发明的半导体器件包括：逻辑电路，向该逻辑电路提供电源电压、低于电源电压的子电源电压、地电压和高于地电压的子地电压；提供电源电压的主电源线；以及提供地电压的主接地线。构成逻辑电路的单元电路包括第一至第三PMOS晶体管和第一至第三NMOS晶体管。第三PMOS晶体管连接在第一和第二PMOS晶体管的源极之间，主电源线连接到其一个节点，并且在其另一个节点处产生子电源电压。第三NMOS晶体管连接到第一和第二NMOS晶体管的源极之间，主接地线连接到其一个节点，并且在其另一个节点处产生子地电压。
-
公开(公告)号：CN1153349C
公开(公告)日：2004-06-09
申请号：CN99807967.7
申请日：1999-05-21
申请人： 埃德加·丹尼·奥尔森
发明人： 埃德加·丹尼·奥尔森
IPC分类号： H03K19/094 , H03K19/00
CPC分类号： H03K19/09425 , H03K19/0008
摘要： 用于多值逻辑的电路结构和结果电路。该电路结构允许设计和制造n位的任何r值逻辑功能，其中r是大于1的整数，而n是大于0的整数。这种结构称为补充对称逻辑电路结构(SUS-LOC)。在结合SUS-LOC的电路中，实现唯一地传送电路响应和输出的电路分支。对于有些电路，并且由于开关元件的操作特性，必须结合附加电路元件或级，以防止“反向偏置”。SUS-LOC是全有源的。仅有源元件执行逻辑合成，并且那些不直接涉及逻辑合成的元件，例如晶体管和/或其他无源元件，归类于电路保护的任务。用已知技术、材料和设备，能完成用SUS-LOC结构的限定所设计的r值、多值或多值逻辑电路的制造。
-
公开(公告)号：CN1114951C
公开(公告)日：2003-07-16
申请号：CN97102016.7
申请日：1997-01-06
申请人： 三菱电机株式会社
IPC分类号： H01L27/00
CPC分类号： G06F7/523 , G06F1/32 , G06F5/00 , H03K19/0008
摘要： 提供一种半导体集成电路和一种用来减小耗散功率的方法。一个比较器输出储存在寄存器中的上次输入和作为输入信号的当前输入的、互相对应的而具有同样电平的各位。一个零计数器计算从比较器相同电平输出的位数。如果相同电平的位数小于一个预定数，则当前输入不同于上次输入。因此，对触发器给出一个指令将当前输入反相。反相后的当前输入变得与上次输入相似。于是，一个逻辑块的耗散功率即可降低。
-
-
-
-
-
-
-
-
-
搜索结果
111 条记录 (耗时 0.023 秒)
