-
公开(公告)号：CN119165745A
公开(公告)日：2024-12-20
申请号：CN202411584831.8
申请日：2024-11-07
Applicant: 中国科学院微电子研究所
IPC: G03F7/20
Abstract: 本申请提供了一种工艺窗口确定方法和相关装置，建立带有空气层的表面等离子体光刻结构对应的表面等离子体光刻模型，通过表面等离子体光刻模型进行仿真，确定光刻后的光刻胶图形，以及光刻胶图形的线宽；调整表面等离子体光刻模型中的曝光能量，以及空气层的厚度，重复执行上述步骤，得到多个曝光能量、空气层的厚度和光刻胶图形的线宽之间的对应关系；基于对应关系以及光刻胶图形与掩模层的允许误差范围，确定掩模层对应的工艺窗口。本申请仿真表面等离子体光刻结构的具体光刻过程，并且在不同的曝光能量和空气层的厚度下进行多次仿真，节省了材料和时间，提高了工艺窗口的准确度，提高表面等离子体光刻的工艺参数波动容忍度。
-
公开(公告)号：CN114092490B
公开(公告)日：2024-12-03
申请号：CN202111335555.8
申请日：2021-11-11
Applicant: 中国科学院微电子研究所
IPC: G06T7/11 , G06T7/60 , G06V10/774
Abstract: 本发明公开了一种获取衍射近场分布的方法，属于光刻技术领域，不但能够提高衍射近场分布计算结果的准确度，而且能够减少计算时间。方法包括：确定待获取衍射近场分布的目标掩模图形，并根据图形类型分割所述目标掩模图形，得到组成所述目标掩模图形的目标分割图形；确定与所述目标分割图形对应的目标核矩阵，并根据所述目标分割图形和所述目标核矩阵，得到与所述目标分割图形对应的目标区域衍射近场分布；拼接所有目标区域衍射近场分布，获取所述目标掩模图形的衍射近场分布。
-
公开(公告)号：CN118466132A
公开(公告)日：2024-08-09
申请号：CN202410685916.9
申请日：2024-05-30
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种参数处理方法，可以应用于高分辨成像系统技术领域。该参数处理方法包括：将与光刻系统对应的K组像差信息输入光刻质量预测模型，输出K个光刻质量预测结果；根据K个光刻质量预测结果，从K组像差信息中确定N组目标像差信息；根据第i个像差项的N个目标系数和M‑1个像差项的N组目标系数，得到与第i个像差项对应的目标系数概率分布；根据与M个像差项对应的目标系数概率分布，得到光刻系统的目标系统参数。本公开还提供了一种参数处理装置、设备、存储介质和程序产品。
-
公开(公告)号：CN113064328B
公开(公告)日：2024-04-02
申请号：CN202110217162.0
申请日：2021-02-26
Applicant: 中国科学院微电子研究所
IPC: G03F7/20
Abstract: 本发明公开了一种光刻工艺禁止周期确定方法，通过对目标版图中特征图形具有的每个关键尺寸，均采用不同光源条件进行仿真，以获得每种光源条件下的仿真结果，由于在不同光源条件下，每个关键尺寸的特征图形的仿真结果不同，因此不同光源条件的仿真结果可以对工艺工程师调参数起到理论指导作用，并且根据每种光源条件的仿真结果确定出的禁止周期具有理论依据，更加精确，从而本申请确定出的禁止周期既简单又可以缩短产品工艺的周期，对提升版图的精准度有很大的帮助。
-
公开(公告)号：CN116704280A
公开(公告)日：2023-09-05
申请号：CN202310520329.X
申请日：2023-05-09
Applicant: 中国科学院微电子研究所
IPC: G06V10/774 , G06V10/82 , G06N3/0475 , G06N3/094 , G06N3/09 , G06F30/398 , G06F30/392 , G06F30/27 , G06T7/00
Abstract: 本发明涉及一种光刻热点图形的数据增强及检测、检测模型的训练方法，光刻热点图形的数据增强方法包括：获取多个光刻热点图形，并确定所述多个光刻热点图形中每个光刻热点图形的类别；基于每一类光刻热点图形，确定每一类光刻热点图形对应的预训练好的生成对抗网络；基于所述预训练好的生成对抗网络，确定所述每一类光刻热点图形的增强样本。基于此，实现得到大量且有效的光刻热点图形数据。
-
Patent Agency Ranking
公开(公告)号：CN116402778A
公开(公告)日：2023-07-07
申请号：CN202310334555.9
申请日：2023-03-30
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种半导体图形化工艺仿真模型中形貌缺陷确定方法及装置，涉及半导体器件图形化工艺仿真领域。方法包括：基于所述轮廓位点速率确定所述初始衬底结构数据中对应的多个位点和对应的缺陷结构的位置关系；在所述位点处于所述缺陷结构内部的情况下，对所述位点的表面轮廓位点速率进行修正，得到对应的修正后的目标表面轮廓位点速率，完成对所述工艺仿真模型的修正；将当前衬底结构数据输入至修正后的所述工艺仿真模型，输出对应的形貌缺陷预测结果，可以对工艺过程中任意衬底结构上的形貌缺陷进行仿真预测，判断在新的结构衬底上是否会发生缺陷，以及形成的缺陷形貌如何，从而帮助工艺开发，规避衬底结构设计缺陷。
-
公开(公告)号：CN116125761A
公开(公告)日：2023-05-16
申请号：CN202310149749.1
申请日：2023-02-16
Applicant: 中国科学院微电子研究所
IPC: G03F7/20
Abstract: 本申请提供了一种光刻方法，该方法包括：获取待刻蚀结构，待刻蚀结构之上具有光刻涂层，光刻涂层包括交互堆叠的第一介质层和具有目标厚度的光刻胶层，且光刻涂层中第一介质层的数量比光刻胶层多一层，第一介质层的折射率小于光刻胶层的折射率；根据预设波长的光和具有目标尺寸数据的掩模版，对光刻涂层进行曝光；去除光刻胶层之上的第一介质层，并对光刻胶层进行显影，得到具有周期性结构的目标光刻胶层，目标光刻胶层用于对待刻蚀结构进行刻蚀。通过上述方法，能够让预设波长的光在光刻胶层中实现了超高分辨率的规则的周期性成像效果，从而可以实现超高分辨率的光刻。
-
公开(公告)号：CN115910910A
公开(公告)日：2023-04-04
申请号：CN202211332074.6
申请日：2022-10-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/762
Abstract: 本发明提供一种浅沟槽隔离结构的制备方法及浅沟槽隔离结构，其中化学机械平坦化的方法包括：形成衬底，衬底内具有浅沟槽，且衬底表面具有研磨停止层，浅沟槽贯穿研磨停止层；沉积绝缘材料并进行退火工艺，以形成绝缘介质层，绝缘介质层的表面形成有凹槽，绝缘介质层的上表面不低于研磨停止层的上表面，凹槽的底端在衬底的上方，凹槽与浅沟槽一一对应，每个凹槽位于相应的浅沟槽的正上方；沉积第一分隔材料，以形成第一分隔层，在同等研磨条件下第一分隔层的去除速率低于绝缘介质层的去除速率；在同等研磨条件下进行化学机械平坦化处理，以在浅沟槽内形成浅沟槽隔离结构。本发明能够使浅沟槽隔离结构的表面更加平整。
-
公开(公告)号：CN115692179A
公开(公告)日：2023-02-03
申请号：CN202211298888.2
申请日：2022-10-21
Applicant: 中国科学院微电子研究所
IPC: H01L21/033 , H01L21/311
Abstract: 本公开提供一种集成电路制造用的硬掩膜结构以及集成电路器件制造方法，涉及芯片制造过程中的图形转移技术领域。该硬掩膜结构包括自上而下叠置的第一硬掩膜层和第二硬掩膜层，其中：所述第一硬掩膜层表面用于形成贵金属，并作为图形转移牺牲层，所述第二硬掩膜层作为保护层，用于对待转移的图形材料进行刻蚀；所述第一硬掩膜层和第二硬掩膜层采用不同的材料，且均耐受去除所述贵金属的强氧化性化学液腐蚀；所述第二硬掩膜层耐受湿法腐蚀去除所述第一硬掩膜层的化学液腐蚀，且保证对所述第一硬掩膜层具有预设的腐蚀速率选择比。本公开可以避免贵金属离子对器件的杀伤，使贵金属薄膜可用于大规模集成电路的制造。
-
公开(公告)号：CN110187600B
公开(公告)日：2022-10-25
申请号：CN201910477251.1
申请日：2019-06-03
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种根据规则添加SRAF的方法，涉及半导体技术领域，可提高光刻分辨率。该方法包括：获取目标图形，并确定投影区域；根据投影区域选择SRAF规则，并基于SRAF规则在投影区域中添加第一亚分辨率辅助图形；对第一亚分辨率辅助图形进行冲突清理；根据子目标图形的位置、子目标图形的线宽、子目标图形与待形成的第二亚分辨率辅助图形之间的第二预设距离、待形成的第二亚分辨率辅助图形的线宽、以及待形成的第二亚分辨率辅助图形与第一亚分辨率辅助图像之间的第三预设距离，确定生长区域；去除第一亚分辨率辅助图形中位于生长区域的部分；根据子目标图形的位置、以及子目标图形的线宽，在生长区域内形成所述第二亚分辨率辅助图形。
-
-
-
-
-
-
-
-
-
Search Results
211
records
(took 0.076 seconds)
