一种鳍片场效应晶体管的制备方法

    公开(公告)号:CN103681325B

    公开(公告)日:2016-08-03

    申请号:CN201210323840.2

    申请日:2012-09-04

    发明人: 邓浩

    IPC分类号: H01L21/336

    CPC分类号: H01L29/66795

    摘要: 本发明涉及一种鳍片场效应晶体管的制备方法,包括:提供半导体衬底;在半导体衬底上形成氧化物硬掩膜层;蚀刻去除部分氧化物硬掩膜层,以形成具有高区和低区的阶梯形氧化物硬掩膜层;在阶梯形氧化物硬掩膜层上沉积第一硬掩膜层;在阶梯形氧化物硬掩膜层的高区和低区分别形成至少一个沟槽;填充所述沟槽形成鳍片;沉积第二硬掩膜层,以覆盖所述鳍片;蚀刻所述第二硬掩膜层、所述第一硬掩膜层以及所述阶梯形氧化物硬掩膜层,以在所述每个鳍片两侧各形成一个沟槽;湿法蚀刻去除所述露出的所述氧化物硬掩膜层,以露出所述鳍片的底部;氧化所述鳍片的底部;去除剩余的所述第一硬掩膜层、第二硬掩膜层,以露出所述鳍片。本发明所述方法简单易控。

    超低K介质层的形成方法
    42.
    发明公开

    公开(公告)号:CN105720005A

    公开(公告)日:2016-06-29

    申请号:CN201410736227.2

    申请日:2014-12-04

    发明人: 邓浩

    IPC分类号: H01L21/768 H01L23/532

    摘要: 一种超低K介质层的形成方法,包括:提供基底;提供第一前驱体,所述第一前驱体为乙氧基硅烷;提供第二前驱体,所述第二前驱体为二硅氧烷;将第一前驱体、第二前驱体、造孔剂和氧气供入反应腔室进行反应,在基底上形成超低K介质层;对所述超低K介质层进行UV处理工艺,去除超低K介质层中的造孔剂,在超低K介质层中形成孔洞。本发明的超低K介质层的形成方法提高了形成的超低K介质层的机械强度。

    半导体器件的制作方法
    43.
    发明授权

    公开(公告)号:CN102956557B

    公开(公告)日:2016-06-01

    申请号:CN201110242462.0

    申请日:2011-08-23

    IPC分类号: H01L21/8238 H01L21/265

    摘要: 本发明公开了一种半导体器件的制作方法,包括:a)提供半导体衬底,半导体衬底上形成有位于NMOS区域的第一栅极和位于PMOS区域的第二栅极;b)在NMOS区域和PMOS区域形成侧墙氧化物层和位于侧墙氧化物层上的高应力氮化物层;c)在PMOS区域的高应力氮化物层中掺杂锗;d)对高应力氮化物层进行刻蚀,以在第一栅极和第二栅极的两侧形成侧墙;以及e)执行退火工艺。本发明在减少工艺步骤的前提下,提高了NMOS区域中沟道区域的载流子迁移率,改善了NMOS器件的电学性能,并且不会对PMOS器件的电学性能产生影响。此外,由于根据本发明的方法未对高应力氮化物层分别进行刻蚀,因此保证其在NMOS区域和PMOS区域的厚度相同,进而避免对后续工艺产生不利影响。

    一种半导体器件的制作方法

    公开(公告)号:CN105575881A

    公开(公告)日:2016-05-11

    申请号:CN201410534793.5

    申请日:2014-10-11

    发明人: 邓浩

    IPC分类号: H01L21/768

    摘要: 本发明提供一种半导体器件的制作方法,所述制作方法包括:步骤一、提供半导体衬底;步骤二、在所述半导体衬底上形成低k介电层和位于所述低k介电层中的铜互连结构;步骤三、引入第一气体源处理所述铜互连结构和所述低k介电层的表面,以形成高分子量聚合物层;步骤四、引入第二气体源处理所述高分子量聚合物层,以形成界面层;步骤五、交替重复步骤三和步骤四,直到所述界面层的厚度达到预定值;步骤六、在所述界面层上沉积形成电介质覆盖层。根据本发明的方法,能够改善Cu/介质覆盖层界面特性,以改善电迁移特性,进而提高器件的可靠性和良品率。

    FinFET鳍片的制作方法
    45.
    发明公开

    公开(公告)号:CN105575811A

    公开(公告)日:2016-05-11

    申请号:CN201410542130.8

    申请日:2014-10-14

    发明人: 邓浩

    IPC分类号: H01L21/336

    摘要: 本申请提供了一种FinFET鳍片的制作方法。该制作方法包括:在绝缘体上硅上设置硬掩膜层;刻蚀硬掩膜层和部分绝缘体上硅,形成相互隔离的条形结构;在条形结构之间的绝缘体上硅上设置氧化层;回蚀部分硬掩膜层,使氧化层的部分侧壁暴露;刻蚀氧化层使暴露出的氧化层侧壁形成缺角;以及回蚀部分氧化层,得到鳍片。氧化层经过刻蚀后在侧壁形成缺角,使靠近条形结构的氧化层的高度低于其余部分氧化层的高度,进而使得靠近条形结构的氧化层的刻蚀时间较短,在其余部分氧化层刻蚀完成时靠近条形结构的氧化层也被刻蚀完全,避免了在鳍片底部附近残留氧化硅,从而避免了footing效应造成的晶体管特性劣化的弊端,进一步降低绝缘体上硅的损伤。

    一种半导体器件的制作方法

    公开(公告)号:CN105489548A

    公开(公告)日:2016-04-13

    申请号:CN201410537891.4

    申请日:2014-10-13

    发明人: 邓浩

    IPC分类号: H01L21/768

    摘要: 本发明提供一种半导体器件的制作方法,包括:步骤一、提供半导体衬底,在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构;步骤二、采用含铝元素和氮元素的高分子化合物浸润和清洗所述层间介电层和所述铜互连结构的顶面;步骤三、进行氮气或氨气处理,以形成氮化铝层;步骤四、交替重复所述步骤二和步骤三,直到所述氮化铝层的厚度达到预定值;步骤五、在所述氮化铝层上形成电介质覆盖层。根据本发明提供的采用氮化铝层作为铜互连结构的覆盖层的方法,为器件提供更好的附着性和良好的电迁移性能,提高了器件的可靠性和良品率。

    PMOS晶体管的形成方法
    48.
    发明授权

    公开(公告)号:CN103165448B

    公开(公告)日:2016-01-06

    申请号:CN201110406861.6

    申请日:2011-12-08

    发明人: 邓浩 张彬

    IPC分类号: H01L21/336

    摘要: 一种PMOS晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有栅极结构;在所述栅极结构两侧的半导体衬底内形成凹槽;在所述凹槽内形成至少一层硅锗层,硅锗层的表面低于半导体衬底表面或与半导体衬底表面平齐;对硅锗层进行氧化处理,在硅锗层表面形成氧化层,以消耗硅锗层中的硅;去除硅锗层表面的氧化层。本发明实施例提供的PMOS晶体管的形成方法,提高了硅锗层中锗的浓度,提高了器件的性能。

    半导体器件、互连层和互连层的制作方法

    公开(公告)号:CN105097658A

    公开(公告)日:2015-11-25

    申请号:CN201410206393.1

    申请日:2014-05-15

    发明人: 邓浩

    IPC分类号: H01L21/768 H01L23/538

    摘要: 本申请公开了一种半导体器件、互连层和互连层的制作方法,该互连层的制作方法包括:在半导体衬底上形成具有凹槽的介电层;在凹槽内形成金属层;填充介电层的表面中的孔隙;在介电层的表面及金属层的表面上形成金属盖层。本申请中的互连层的制作方法是在形成金属层之后,填充介电层的表面中的孔隙,并在介电层的表面中的孔隙被填充后再在介电层的表面及金属层的表面上形成金属盖层。这样,由于介电层的表面中的孔隙已经被填充,于是,形成金属盖层的材料便不再容易渗透进入介电层表面的孔隙中了,进而在介电层中也不容易产生导电通路了,有效地降低了互连层出现漏电情况的可能性。