-
公开(公告)号：CN111988016A
公开(公告)日：2020-11-24
申请号：CN202010695354.8
申请日：2020-07-20
Applicant: 北京工业大学
IPC: H03H11/36
Abstract: 高频下大电感值高Q值且在同一频率下Q峰值可独立调节的有源电感涉及射频集成电路领域，包括：第一跨导单元(1)，带有电阻和电阻-电容双重反馈的第二跨导单元(2)，带有一个偏压可调节端的电阻损耗抵消单元(3)，以及带有二个偏压可调节端的偏置单元(4)组成。其中，第一跨导单元(1)，一方面，与第二跨导单元一起构成第一阻抗转换回路，另一方面，与偏置单元(4)一起构成第二阻抗转换回路，且第一阻抗转换回路与第二阻抗转换回路并联，增大了电感值；电阻损耗抵消单元提高了Q值；通过联合协同调谐偏置单元中的两个偏压可调节端和电阻损耗抵消单元中的一个偏压可调节端的偏压，可实现对有源电感在同一高频下Q峰值的独立调谐。
-
公开(公告)号：CN106301237B
公开(公告)日：2019-02-15
申请号：CN201610589332.7
申请日：2016-07-25
Applicant: 北京工业大学
Abstract: 本发明提供了一种低功耗三频带低噪声放大器，包括：带有源极电感和栅极电感的共源‑共栅拓扑结构的输入级，能够进行三频带信号放大的电路模块和采用三重电流复用技术的放大输出级，分别实现本发明低噪声放大器的输入阻抗匹配和低的噪声，在三个频带下产生高阻抗进而对三个频带信号进行放大和实现低功耗、高增益、输出阻抗匹配。本发明低噪声放大器，能够在0.9GHz、2.0GHz和2.6GHz三个频带下工作，增益S21分别为19.76dB、22.67dB和23.07dB，在2.5V的静态工作电压下，功耗仅为13.3mW。
-
公开(公告)号：CN108768342A
公开(公告)日：2018-11-06
申请号：CN201810555716.6
申请日：2018-05-31
Applicant: 北京工业大学
IPC: H03H11/46
CPC classification number: H03H11/46
Abstract: 本发明提供了一种射频集成有源电感包括：输入单元，频带调节单元，第一及第二偏置单元，第一及第二跨导单元。第一偏置单元为第一跨导单元提供直流偏置，第二偏置单元为第二跨导单元提供直流偏置。在有源电感的输入端，输入单元和第一跨导单元串联，使有源电感具有小的等效输入电容，进而有宽的工作频带；频带调节单元既与输入单元串联，也与第一跨导单元并联，通过调节频带调节单元，实现对有源电感工作频带的独立调节；第一跨导单元中MOS晶体管并联，使有源电感具有大的等效回转电容，进而有大的电感值；协同调节第一跨导单元和频带调节单元，实现有源电感在宽工作频带内电感值的调节。本发明适用于对电感有宽频带要求和在宽频带内对电感值有调节要求的电路。
-
公开(公告)号：CN104242830B
公开(公告)日：2017-06-27
申请号：CN201410484497.9
申请日：2014-09-21
Applicant: 北京工业大学
Abstract: 本发明提供一种基于有源电感的可重配置超宽带低噪声放大器，具有高增益且增益可调，小面积，低噪声等特点。该低噪声放大器包括并联反馈放大器，Cascode放大器，基于全差分浮地有源电感反馈的共源放大器和输出缓冲级。所述并联反馈放大器，采用电阻替代传统的螺旋电感来实现宽带输入阻抗匹配，减小了芯片的面积，并且这种结构增大了跨导，使跨导由原来的gmN或gmP变为gmN+gmP，降低了放大器的噪声。Cascode放大器和共源放大器级联组成了中间放大级，增大了整个放大器的增益。所述有源电感为全差分浮地有源电感，整个放大器只采用了一个有源电感，极大地减小了芯片的面积，并且通过调节其偏置电压可以改变电感值的大小，进而改变低噪声放大器的增益，实现增益的可调。
-
公开(公告)号：CN104091825B
公开(公告)日：2017-04-19
申请号：CN201410331788.4
申请日：2014-07-13
Applicant: 北京工业大学
IPC: H01L29/737 , H01L29/06 , H01L29/08 , H01L29/10 , H01L29/165
Abstract: 本发明公开了一种超结集电区SiGe异质结双极晶体管。所述晶体管采用由n型半导体柱和p型半导体柱交替排列的超结集电区结构，引入横向电场，改善集电区电场分布，从而达到提高器件击穿电压的目的。基区Ge组分采用从发射结侧向集电结侧呈递增的阶梯形分布结构，引入少子加速电场，有效减小基区渡越时间，从而提高器件特征频率。器件电流增益和特征频率的温度敏感性也得到改善，有效避免了器件静态工作点的漂移，有利于器件稳定工作。与常规的功率异质结双极晶体管相比，所述晶体管既具有高击穿电压特性，又具有优异的频率特性，且器件静态工作点不易随工作偏置及工作温度的变化而发生漂移，可实现器件在亚太赫兹功率应用领域的稳定工作。
-
Patent Agency Ranking
公开(公告)号：CN106301237A
公开(公告)日：2017-01-04
申请号：CN201610589332.7
申请日：2016-07-25
Applicant: 北京工业大学
CPC classification number: H03F1/0216 , H03F1/26 , H03F1/56 , H03F3/189 , H03F2200/372 , H03F2200/451
Abstract: 本发明提供了一种低功耗三频带低噪声放大器，包括：带有源极电感和栅极电感的共源-共栅拓扑结构的输入级，能够进行三频带信号放大的电路模块和采用三重电流复用技术的放大输出级，分别实现本发明低噪声放大器的输入阻抗匹配和低的噪声，在三个频带下产生高阻抗进而对三个频带信号进行放大和实现低功耗、高增益、输出阻抗匹配。本发明低噪声放大器，能够在0.9GHz、2.0GHz和2.6GHz三个频带下工作，增益S21分别为19.76dB、22.67dB和23.07dB，在2.5V的静态工作电压下，功耗仅为13.3mW。
-
公开(公告)号：CN103943670A
公开(公告)日：2014-07-23
申请号：CN201410146902.6
申请日：2014-04-12
Applicant: 北京工业大学
IPC: H01L29/737 , H01L29/16 , H01L29/161 , H01L29/08
CPC classification number: H01L29/737 , H01L29/0817 , H01L29/0821 , H01L29/1004 , H01L29/165
Abstract: 本发明公开了一种应变硅异质结双极晶体管，尤其是同时具有大电流增益和高击穿电压的超结集电区应变硅异质结双极晶体管。所述晶体管采用SiGe虚拟衬底结构，并在弛豫SiGe集电区中引入n型柱区和p型柱区交替排列的超结结构，其上分别外延生长应变SiGe基区和应变Si发射区。所述晶体管在弛豫SiGe集电区上外延生长应变SiGe基区可有效提高SiGe基区内Ge含量，增大发射区和基区间的带隙差，从而达到提高发射效率、增大器件电流增益的目的。同时，所述晶体管在集电区采用超结结构，可引入横向电场，改善集电区电场分布，从而达到提高器件击穿电压的目的。与常规的功率异质结双极晶体管相比，所述晶体管在保持优异高频特性的同时电流增益更大，击穿电压更高，可有效拓展异质结双极晶体管在射频和微波功率领域的应用。
-
公开(公告)号：CN103546104A
公开(公告)日：2014-01-29
申请号：CN201310503791.5
申请日：2013-10-23
Applicant: 北京工业大学
IPC: H03F1/26
Abstract: 本发明提供一种小面积、线性度可调谐的高线性Cascode低噪声放大器，涉及射频集成电路领域，以解决现有低噪声放大器线性度不具有可调谐性，芯片面积过大的问题。该发明包括由共射级晶体管的集电极连接共基极晶体管的发射极构成的Cascode结构和创新的失真抵消通路，其中，所述失真抵消通路与所述Cascode结构的共射极晶体管集电极和共基极晶体管的发射极相连接，所述失真抵消通路包括并联了电容的共基极晶体管和集电极-基极短路连接的晶体管，所述低噪声放大器的阻抗匹配通过电阻串联电容的并联负反馈实现。本发明采用失真抵消通路，实现了宽带的高线性和线性度的可调谐；芯片面积有了极大的减小。
-
公开(公告)号：CN119578235A
公开(公告)日：2025-03-07
申请号：CN202411652057.X
申请日：2024-11-19
Applicant: 北京工业大学
IPC: G06F30/27 , G06N3/0499 , G06N3/08
Abstract: 本发明涉及一种基于神经网络空间映射逆向模型的微波滤波器设计方法。本发明利用快速傅里叶变换(Fast Fourier Transform,FFT)，将输入的电磁响应(S参数)曲线转换为能量集中的低频频谱，从而降低了逆向模型的输入维度。此外，本发明还提出了一种基于NSM的逆向模型的两阶段开发算法，以及该NSM逆向模型在微波滤波器设计中的应用方法。经过充分训练的NSM逆向模型，可以直接根据设计指标一次性得到微波滤波器的设计参数值(几何参数值)，而无需依赖完整的S参数曲线。相比现有的基于ANN的逆向建模方法，本发明在建模速度和微波滤波器设计参数提取的便捷性方面具有显著优势。
-
公开(公告)号：CN118568901A
公开(公告)日：2024-08-30
申请号：CN202410565712.1
申请日：2024-05-08
IPC: G06F30/18 , G06F30/27 , G06N3/126 , G06F119/08
Abstract: 本发明公开了一种基于遗传算法的VCSEL阵列排布优化方法，以达到改善VCSEL阵列热问题从而提高器件整体性能的目的。本发明直接选取VCSEL阵列单元排布的位置坐标来进行染色体的编码，可实现任意单元个数的VCSEL阵列优化，解决了因VCSEL单元个数增加导致人工设计困难的问题。此外，搭建了表征VCSEL阵列温度均匀性的适应度函数来提供优化标准，并且每一条染色体的温度分布都通过热电反馈模型计算，使遗传算法迭代和VCSEL的优化结果更准确。同时，将复杂繁琐的优化过程交给计算机迭代，极大的节省了人力和时间成本。最后，以具有37个单元的六边形VCSEL阵列为例进行了排布优化设计，证明了本发明方法的有效性。
-
-
-
-
-
-
-
-
-
Search Results
95
records
(took 0.022 seconds)
