-
公开(公告)号：CN109359010B
公开(公告)日：2022-04-01
申请号：CN201811210594.3
申请日：2018-10-17
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F11/30
Abstract: 本发明公开了获取存储模块内部传输延时的方法及系统，属于通信技术领域。获取存储模块内部传输延时的方法为：对所述通信接口进行延时处理，获取所述通信接口接收信号的第一延迟时间；获取所述存储单元的延时信息；根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间。本发明通过对通信接口进行延时处理，获取通信接口接收信号的第一延迟时间，根据采样时钟的时间周期、存储单元的延时信息及第一延迟时间，计算控制单元的传输延时时间(即：存储模块内部传输延时时间)，以实现准确获取存储模块内部传输延时时间的目的。
-
公开(公告)号：CN109286535B
公开(公告)日：2022-04-01
申请号：CN201811037346.3
申请日：2018-09-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H04L43/0852
Abstract: 本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。所述方法为：控制单元在至少两个不同相位下分别向存储单元发送时钟信号，并分别对控制单元的信号输入接口进行延时处理，获取信号输入接口的两个边界；根据信号输入接口的两个边界之间的延时阶梯个数之差计算一个延时阶梯的延时时间。本发明通过调整控制单元向存储单元发送时钟信号相位，以及对控制单元的信号输入接口进行延时处理，获取在不同时钟信号相位下对应的信号输入接口的两个边界，再根据不同时钟信号相位下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整。
-
公开(公告)号：CN110085267B
公开(公告)日：2022-02-08
申请号：CN201910326192.8
申请日：2019-04-23
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G11B20/10
Abstract: 本发明涉及集成电路技术领域，公开一种弥补器件差异的调节电路，其中包括：至少两种可替换的转换电路；芯片，芯片具有一数字接收引脚，数字接收引脚为寄存器数字接收端，将寄存器数字接收端的采样频率设置为一预设频率，以使得寄存器数字接收端满足至少两种可替换的转换电路。有益效果在于，通过调整芯片的寄存器，改变寄存器数字接收端的采样频率，使得寄存器数字接收端满足至少两种可替换的转换电路，以弥补器件的差异性，解决电子器件的兼容性问题，减少对电子器件的依赖，并且针对组装好的机器，能够通过升级代码来解决，避免更换器件，降低成本。
-
公开(公告)号：CN108418580B
公开(公告)日：2021-11-26
申请号：CN201810069453.8
申请日：2018-01-24
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明提供一种通过频率计测量中央处理器内部锁相环稳定性的方法，包括：中央处理器向晶体电路输出震荡激励信号；晶体电路根据震荡激励信号产生时钟信号；内部环路通过设置在中央处理器上的一输出端口输出未经锁相环的时钟信号；采用一频率计，接收未经锁相环的时钟信号并进行时钟精度测试以得到第一测试结果；内部环路输出经过锁相环的时钟信号；采用频率计，接收经过锁相环的时钟信号并进行时钟精度测试以得到第二测试结果；根据预设策略对第一测试结果和第二测试结果进行比较处理以得到锁相环的稳定性结果。本发明的有益效果：不需要购买昂贵的示波器，操作简单，能够避免晶体的影响，测量到PLL准确的精度。
-
公开(公告)号：CN109144909B
公开(公告)日：2021-10-19
申请号：CN201811037335.5
申请日：2018-09-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F13/16
Abstract: 本发明公开了获取存储模块通信接口边界的方法及系统，属于通信技术领域。获取存储模块通信接口边界的方法为在所述采样时钟为默认相位时，对所述通信接口进行延时处理，识别所述通信接口的通信状态；当所述通信接口的通信状态正常时，调节所述采样时钟的相位，对所述通信接口进行延时处理，获取所述通信接口的边界。本发明通过调整控制单元的通信接口的采样时钟的相位，以及对通信接口进行延时处理，达到找到通信接口的边界的目的，以便于根据通信接口的边界对信号线进行调整，提高存储模块的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN109144912B
公开(公告)日：2021-09-07
申请号：CN201811036685.X
申请日：2018-09-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F13/20
Abstract: 本发明公开了获取存储模块通信接口边界的方法及系统，属于通信技术领域。获取存储模块通信接口边界的方法为所述控制单元以默认时钟相位向所述存储单元发送时钟信号，对所述控制单元的信号输入接口进行延时处理，识别所述信号输入接口的通信状态；当所述信号输入接口的通信状态正常时，调节所述时钟信号的相位，对所述信号输入接口进行延时处理，获取所述信号输入接口的边界。本发明通过调节控制单元向存储单元发送时钟信号的相位，以及对控制单元的信号输入接口进行延时处理，达到找到通信接口(即：信号输入接口)的边界的目的，以便于根据通信接口的边界对信号线进行调整，提高存储模块的稳定性。
-
公开(公告)号：CN109450755B
公开(公告)日：2020-10-30
申请号：CN201811210618.5
申请日：2018-10-17
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H04L12/40
Abstract: 本发明公开了增强存储模块总线接口的稳定性余量的方法及系统，属于通信技术领域。本发明通过将总线接口中采样区域最短的通信接口作为目标通信接口，使每个通信接口的采样区域与目标通信接口的中间采样区域位置对齐；根据每个通信接口对应的控制单元中寄存器对应的参数值生成采样点的采样数据，利用该采样数据对总线接口进行采样以获取总线接口的稳定性余量，从而实现通过该总线接口的稳定性余量能够准确读取信号，提升存储模块总线接口稳定性的目的。
-
公开(公告)号：CN107480090B
公开(公告)日：2020-08-04
申请号：CN201710645572.9
申请日：2017-08-01
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明提供了一种在串行外设接口设备上实现GPIO功能的电路及方法接口设备包括，主设备以及从设备，主设备及从设备之间通过通讯数据线连接，以及主设备的片选信号引脚及从设备的片选信号引脚通过片选信号线连接；其中，包括：提供一保持电路，保持电路包括：第一电阻，串联于片选信号线上；电容，一端连接于从设备的片选信号引脚，另一端接地；电阻分压电路，一端与一供电电路连接，另一端接地，电阻分压电路的分压节点连接于主设备的片选信号引脚上；外设设备，串联于电阻分压电路与地之间外设设备为低电平有效。其技术方案的有益效果在于，在片选信号线上可实现GPIO的功能，并且对片选信号线不会造成干扰。
-
公开(公告)号：CN110225655A
公开(公告)日：2019-09-10
申请号：CN201910580151.1
申请日：2019-06-28
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明涉及集成电路技术领域，尤其涉及一种集成电路板的组装方法，其中包括，步骤S1、将整个集成电路板分为核心电路板与外围电路板；步骤S2、根据引脚定义分别对核心电路板与外围电路板的接口进行处理，以将核心电路板嵌入至外围电路板的开口处；步骤S3、分别对核心电路板与外围电路板进行组装，以焊接完成集成电路板。本发明的技术方案有益效果在于：该组装方法设计灵活，通过设定接口可搭配不同的核心电路板与外围电路板，节省时间和成本，进而加快产品的开发进度，适合量产。
-
公开(公告)号：CN109167705A
公开(公告)日：2019-01-08
申请号：CN201811036678.X
申请日：2018-09-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H04L12/26
Abstract: 本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。获取存储模块内部延时阶梯时间的方法为在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。本发明通过调整控制单元的通信接口的采样时钟的相位，以及对通信接口进行延时处理，获取在不同采样时钟相位下对应的通信接口的两个边界，再根据不同采样时钟相位下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.041 seconds)
