-
公开(公告)号：CN119291988A
公开(公告)日：2025-01-10
申请号：CN202310813878.6
申请日：2023-07-03
Applicant: 长鑫存储技术有限公司
Inventor： 吕强
Abstract: 本公开提供了一种光罩的制备方法及光罩，涉及半导体制造技术领域，该光罩的制备包括提供基板，所述基板包括依次叠置的基底、半透层以及遮光层，所述基板具有第一区域和第二区域，于相同的图案化制程中，在所述第一区域形成第一子光罩，在所述第二区域形成第二子光罩，所述第一子光罩与所述第二子光罩不同。本公开提供的方法简化了在同一块基板上制备不同的第一子光罩和第二子光罩的制备工艺，从而节约了制造混合光罩的生产成本。
-
公开(公告)号：CN119291424A
公开(公告)日：2025-01-10
申请号：CN202310814921.0
申请日：2023-07-03
Applicant: 长鑫存储技术有限公司
Inventor： 白文琦
IPC: G01R31/26
Abstract: 本公开涉及一种半导体结构及半导体测试方法，半导体测试方法包括：接入测试件；测试件包括待测电路；待测电路与芯片中的字线驱动电路具有相同的结构；向待测电路输入测试信号；测试信号模拟于字线驱动电路在工作状态下的输入信号；由待测电路接收测试结果信号；对测试结果信号进行分析，确定待测电路的状态。这样，待测电路中金属布线的寄生参数类似于字线驱动电路中的金属布线的寄生参数，从而，测试件中晶体管等器件的参数能够更加精确地反映芯片中的对应器件的参数，进一步了提高测试结果的准确性。同时，测试件能够模拟芯片的工作状态同时对多个晶体管进行测试，进一步简化了测试过程，节省了测试时间。
-
公开(公告)号：CN117915653B
公开(公告)日：2025-01-10
申请号：CN202211234874.4
申请日：2022-10-10
Applicant: 长鑫存储技术有限公司
IPC: H10B12/00 , G11C11/4094
Abstract: 本公开涉及一种供一种存储单元结构及其制备方法、读写电路及存储器，存储单元结构包括衬底、隔离结构、浮体单元结构、沟道结构、第一栅极结构及第二栅极结构；隔离结构形成于衬底的表面；浮体单元结构位于隔离结构远离衬底的表面，沿第一方向延伸；沟道结构与浮体单元结构部分交叠，包括位于浮体单元结构的外表面的第一部分，及位于浮体单元结构沿第二方向相对两侧的第二部分及第三部分；第一栅极结构位于第一部分远离衬底的表面；第二栅极结构形成于浮体单元结构沿第一方向的一端，与第一栅极结构相互绝缘，从而避免刷新电路导致存储单元体积与功耗增大，提高半导体存储器件的可靠性、响应速度与存储密度。
-
公开(公告)号：CN116737447B
公开(公告)日：2025-01-10
申请号：CN202210209652.0
申请日：2022-03-04
Applicant: 长鑫存储技术有限公司
Inventor： 冀康灵
IPC: G06F11/10
Abstract: 本公开提供一种数据纠错电路和数据传输方法。数据传输电路包括：数据纠错模块，接收第一数据和所述第一数据对应的第一校验码，所述数据纠错模块用于根据所述第一校验码对所述第一数据进行纠错以生成第二数据，并输出所述第二数据；校验码生成模块，接收所述第一数据和所述第一校验码，用于根据所述第一数据和所述第一校验码生成并输出第二校验码。本公开实施例可以节省数据纠错功能所需的元件和布局面积。
-
公开(公告)号：CN114664651B
公开(公告)日：2025-01-10
申请号：CN202011541065.9
申请日：2020-12-23
Applicant: 长鑫存储技术有限公司
Inventor： 江向红
IPC: H01L21/3105 , H01L21/263 , H01L21/306 , H01L21/3065 , H01L21/308
Abstract: 该发明公开了一种半导体表面缺陷的处理方法和半导体器件的制备方法，所述半导体表面缺陷的处理方法包括：将半导体器件置于等离子体处理设备内，所述半导体器件包括衬底和形成在所述衬底表面的沉积层，所述沉积层形成有气泡；对所述沉积层表面进行等离子体轰击以将所述气泡击破，使得所述沉积层表面平整。根据本发明实施例的半导体表面缺陷的处理方法，能够使得半导体表面更加平整且能够提高半导体器件的良率。
-
Patent Agency Ranking
公开(公告)号：CN114518696B
公开(公告)日：2025-01-10
申请号：CN202011313117.7
申请日：2020-11-20
Applicant: 长鑫存储技术有限公司
Abstract: 本发明提出一种清洁系统、曝光机台及清洁方法；清洁系统集成于曝光机台中，曝光机台包含浸没罩及可平移地设置于浸没罩下方的工作台；清洁系统包含图像采集单元、清洁单元以及控制单元；图像采集单元设置于工作台表面，用以采集浸没罩的通孔的图像信息；清洁单元包含清洁管及真空泵，清洁管设置于工作台内部，且一端由工作台顶面伸出，真空泵连接于清洁管另一端；控制单元电连接于图像采集单元和真空泵；控制单元用以根据图像信息判断通孔是否堵塞，控制工作台平移，使清洁管一端位于堵塞的通孔的正下方，并控制真空泵通过清洁管对堵塞的通孔施加负压，以清洁浸没罩。
-
公开(公告)号：CN114385426B
公开(公告)日：2025-01-10
申请号：CN202011110688.0
申请日：2020-10-16
Applicant: 长鑫存储技术有限公司
Inventor： 许小峰
IPC: G06F11/22
Abstract: 本公开提供一种存储器测试方法、装置、设备及存储介质，涉及半导体技术领域。该方法包括：获取待测试存储器的中央处理器可访问空间；获取所述待测试存储器的图形处理器可访问空间；驱动所述中央处理器基于所述中央处理器可访问空间运行测试程序，以通过待测试存储器总线访问所述待测试存储器，其中，所述中央处理器运行所述测试程序时控制所述图形处理器基于所述图形处理器可访问空间通过所述待测试存储器总线访问所述待测试存储器。该方法实现了对存储器进行访问负载度较高的压力测试，增强存储器测试的效果。
-
公开(公告)号：CN113948401B
公开(公告)日：2025-01-10
申请号：CN202010687169.4
申请日：2020-07-16
Applicant: 长鑫存储技术有限公司
Inventor： 储江
IPC: H01L21/48 , H01L23/498
Abstract: 本发明实施例提供一种半导体结构及其形成方法，半导体结构的形成方法包括：提供基底，基底内具有凹槽，凹槽侧壁包括自凹槽底部向上延伸的第一子侧壁以及第二子侧壁，第一子侧壁位于第二子侧壁与凹槽底部之间；以低于预设值的流量向基底表面吹送第一前驱物，以使第一前驱物附着在基底顶部表面以及第二子侧壁；向基底表面吹送第二前驱物，以使第二前驱物与第一前驱物反应生成介质层；向基底表面交替吹送第一前驱物和第二前驱物，以形成多层介质层，直至填充满第二子侧壁围成的区域，第一子侧壁与介质层以及凹槽底部围成的区域构成空隙。本发明能够封堵凹槽顶部开口并构成空隙。
-
公开(公告)号：CN111834338B
公开(公告)日：2025-01-10
申请号：CN201910322689.2
申请日：2019-04-22
Applicant: 长鑫存储技术有限公司
Inventor： 请求不公布姓名
IPC: H01L23/64 , H01L21/027
Abstract: 本发明涉及一种电容器及其形成方法、DRAM单元和存储器，所述电容器的形成方法包括：提供衬底，所述衬底内形成有电接触部；在所述衬底表面形成介质层，所述介质层包括：交替层叠的支撑层和牺牲层；形成贯穿所述牺牲层和支撑层且暴露出同一所述电接触部的至少两个电容孔；形成覆盖所述电容孔内壁的下电极层，所述下电极层连接所述电接触部；去除所述牺牲层；在所述下电极层的内外表面以及支撑层表面依次形成电容介质层和上电极层。上述方法可以提高电容器的单位面积电容值。
-
公开(公告)号：CN111200433B
公开(公告)日：2025-01-10
申请号：CN201811381841.6
申请日：2018-11-20
Applicant: 长鑫存储技术有限公司
Inventor： 牟文杰
IPC: H03L7/081 , G11C11/4076
Abstract: 本发明提供一种延时锁相环电路、同步时钟信号方法及半导体存储器。延时锁相环电路包括延时链、第一寄存器、第一寄存器、逻辑处理单元、控制单元、复制延时单元以及鉴相器；延时链用于对输入信号进行延迟；逻辑处理单元用于读取第一寄存器和第二寄存器的设置编码，得到预估时钟周期；控制单元连接逻辑处理单元和延时链，用于设置延时链的初始长度；复制延时单元连接延时链，用于产生复制延时信号；鉴相器连接复制延时单元，用于输出比较结果信号；控制单元连接鉴相器，用于沿初始长度继续调整接入延时链的长度。本发明通过读取寄存器的设置编码，获取预估时钟周期，从而对延时链的长度进行快速调整，保证电路的可靠性和准确性。
-
-
-
-
-
-
-
-
-
Search Results
9714
records
(took 0.122 seconds)
