公开(公告)号：CN118352352A

公开(公告)日：2024-07-16

申请号：CN202311504607.9

申请日：2023-11-13

申请人： 格芯新加坡私人有限公司

发明人： 曾杰 ,  K·J·黄 ,  文南七 ,  翁向扬

IPC分类号： H01L27/02 ,  H01L21/8222 ,  H01L21/762

摘要： 本公开涉及半导体结构，更具体地说，涉及静电器件和制造方法。该结构包括：器件，其具有集电极、发射极和基极；隔离结构，其在基极和集电极之间延伸；高电阻率膜，其位于隔离结构上方；以及硅化物阻挡层，其部分地覆盖高电阻率膜、隔离结构和集电极。

公开(公告)号：CN115537765B

公开(公告)日：2024-07-12

申请号：CN202211185376.5

申请日：2022-09-27

申请人： 盛吉盛(宁波)半导体科技有限公司 ,  盛吉盛半导体科技(北京)有限公司

发明人： 王琳琳 ,  李景舒 ,  张建 ,  祁广杰 ,  初春

IPC分类号： C23C16/04 ,  C23C16/40 ,  C23C16/455 ,  C23C16/50 ,  C23C16/56 ,  H01L21/02 ,  H01L21/762

摘要： 本发明提供一种等离子体化学气相沉积装置和小尺寸沟槽填充方法，其中该装置包括：反应腔体、顶盖、载台和抽真空单元；载台设置于反应腔体内，用于承载放置于反应腔体内的半导体结构；顶盖盖设于反应腔体顶部，顶盖上设置有第一供气通道和第二供气通道；顶盖朝向反应腔体的一侧设置有导气单元，导气单元中部设置有导气通道，导气通道连通于第二供气通道；顶盖朝向反应腔体的一侧设置有分气单元，分气单元罩设于导气单元外侧；抽真空单元，连通于反应腔体，以抽取出反应腔体内的气体。本发明解决了原位刻蚀导致的半导体结构损伤，及气体分布不均匀导致的介质层厚度不均及刻蚀程度不同的问题。

公开(公告)号：CN113678239B

公开(公告)日：2024-07-09

申请号：CN201980075808.7

申请日：2019-11-21

申请人： 桑迪士克科技有限责任公司

发明人： J·凯 ,  M·乔杜里 ,  富山文昭 ,  J·阿尔斯迈耶 ,  东谷方明

IPC分类号： H01L21/762 ,  H01L21/768

摘要： 绝缘层和介电间隔物层的交替堆叠在半导体衬底上方形成。存储器堆叠结构穿过交替堆叠形成。背侧沟槽、壕沟沟槽和接触开口通过该交替堆叠形成，并且随后分别用牺牲背侧沟槽填充材料结构、牺牲壕沟沟槽填充结构和牺牲接触开口填充结构填充。该牺牲壕沟沟槽填充结构用管状介电壁结构替换。该介电间隔物层的位于该管状介电壁结构外部的部分用导电层替换。该牺牲背侧沟槽填充材料结构用背侧沟槽填充结构替换。该牺牲接触开口填充结构用导电通孔结构替换。该背侧沟槽、该壕沟沟槽和该接触开口的同时形成减小了处理步骤和成本。

公开(公告)号：CN118280912A

公开(公告)日：2024-07-02

申请号：CN202311823405.0

申请日：2023-12-27

申请人： ASM IP私人控股有限公司

发明人： T·布兰夸特 ,  J·全

IPC分类号： H01L21/762 ,  C23C16/40 ,  C23C16/509 ,  C23C16/455

摘要： 用于形成包括衬底的结构的方法和装置。衬底包括多个凹槽。凹槽至少部分填充有间隙填充材料。间隙填充材料包括硅。

公开(公告)号：CN118280911A

公开(公告)日：2024-07-02

申请号：CN202211710421.4

申请日：2022-12-29

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 范义秋

IPC分类号： H01L21/762 ,  H01L27/06

摘要： 一种半导体结构及其形成方法，半导体结构包括：基底，基底上形成有沟道凸起结构；第一隔离层，位于沟道凸起结构侧部的基底上，第一隔离层覆盖沟道凸起结构的部分侧壁；栅极结构，位于第一隔离层上且横跨沟道凸起结构，栅极结构覆盖沟道凸起结构的部分顶部和部分侧壁；第二隔离层，位于栅极结构侧部的第一隔离层上，第二隔离层覆盖栅极结构侧部的沟道凸起结构的部分侧壁，堆叠的第一隔离层与第二隔离层构成隔离结构；源漏掺杂层，位于栅极结构两侧的沟道凸起结构中。本发明降低了源漏掺杂层形成在沟道凸起结构侧部的基底表面的概率，从而使得器件之间不易产生漏电流，因而提高了半导体结构的性能。

公开(公告)号：CN118263185A

公开(公告)日：2024-06-28

申请号：CN202410355527.X

申请日：2024-03-26

申请人： 上海新傲芯翼科技有限公司

发明人： 汪子文 ,  冯英华 ,  史晨雨 ,  魏星 ,  李炜

IPC分类号： H01L21/762 ,  C30B33/02 ,  C30B33/00

摘要： 本发明提供一种超厚埋氧层的形成方法、SOI晶圆的制作方法及SOI晶圆，先通过热氧化工艺形成致密性较高的二氧化硅界面层，再利用PECVD工艺制备相对疏松的二氧化硅沉积层，再利用快速热退火工艺增强所述二氧化硅沉积层的致密性。由于硅片上绝大部分厚度的二氧化硅层通过PECVD工艺形成，而PECVD工艺在相对较低反应温度下执行即可，因此，最终形成的超厚埋氧层在满足较高致密性、均匀性的同时，也会避免因超长时间的高温而使得SOI晶圆翘曲严重。

公开(公告)号：CN118248653A

公开(公告)日：2024-06-25

申请号：CN202311426283.1

申请日：2023-10-30

申请人： 三星电子株式会社

发明人： 金兑泳 ,  闵俊弘 ,  郑银淑 ,  曹昭惠

IPC分类号： H01L23/485 ,  H01L23/482 ,  H01L27/12 ,  H01L21/762 ,  H01L21/60

摘要： 一种半导体封装包括：第一基板，包括硅；第一绝缘层，与第一基板接触，第一绝缘层包括氧化硅，第一绝缘层具有第一浓度的硅；第二绝缘层，与第一绝缘层接触，第二绝缘层包括氧化硅，第二绝缘层具有第二浓度的硅，第二浓度低于第一浓度；以及在第二绝缘层上的结构。第一浓度是所述第一绝缘层中的硅的重量与所述第一绝缘层的总重量的比率，第二浓度是所述第二绝缘层中的硅的重量与第二绝缘层的总重量的比率，并且第一浓度在20wt％至50wt％的范围内。

公开(公告)号：CN118231333A

公开(公告)日：2024-06-21

申请号：CN202410535457.6

申请日：2024-04-29

申请人： 思瑞浦微电子科技(上海)有限责任公司

发明人： 陈莉芬 ,  李明 ,  汪海旸

IPC分类号： H01L21/762

摘要： 本发明公开了一种半导体工艺方法及由其制备的器件结构，用于改善浅沟槽刻蚀缺陷带来的器件损坏问题。半导体工艺方法包括，采用氧化工艺对填充有氧化物层的浅沟槽进行氧化，以部分氧化因刻蚀缺陷造成的浅沟槽内的残留硅锥，降低残留硅锥的高度和尖锐度，增大击穿电压，减小漏电，提高器件结构良率和可靠性。

公开(公告)号：CN118198072A

公开(公告)日：2024-06-14

申请号：CN202311726036.3

申请日：2023-12-14

申请人： 美光科技公司

发明人： D·A·克朗皮特 ,  R·W·林赛 ,  L·M·克拉姆皮特

IPC分类号： H01L27/12 ,  H01L21/762

摘要： 本公开涉及一种工程化半导体衬底。提供半导体装置组合件。所述半导电装置组合件包含具有含有工程化部分及半导电部分的衬底的半导体裸片。所述工程化部分包含以下一或多者：烧结材料、波纹材料、压缩以形成固体结构的定向材料股、压缩以形成固体结构的材料层，或经布置以形成一或多个平面桁架的材料。所述半导电部分直接粘附到所述工程化部分。将电介质材料层安置在所述半导电部分处，且将电路系统安置在所述电介质材料层处。这样做，可组装具成本效益且机械坚固的半导体装置。

公开(公告)号：CN118198001A

公开(公告)日：2024-06-14

申请号：CN202211595934.5

申请日：2022-12-13

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 涂武涛 ,  王英明 ,  陈天锐

IPC分类号： H01L21/8238 ,  H01L21/762

摘要： 一种半导体结构的形成方法，包括：提供基底，包括衬底、位于衬底上的鳍部、位于鳍部露出的衬底上的第一隔离结构、以及横跨鳍部且覆盖鳍部的部分顶部和部分侧壁的栅极结构；在基底的表面形成第一掩膜层，基底沿鳍部的延伸方向包括相邻的器件区和隔离区，第一掩膜层暴露位于隔离区的NMOS区域的栅极结构的顶部；去除第一掩膜层以及位于隔离区的栅极结构，形成初始隔离槽；以第一掩膜层为掩膜，去除位于隔离区的NMOS区域的第一隔离结构；去除第一掩膜层以及位于隔离区的鳍部，形成由剩余的基底围成的隔离槽。本发明可以避免由于残留的隔离材料所导致的NMOS器件泄露，提升半导体结构的电学性能。