公开(公告)号：CN1431719A

公开(公告)日：2003-07-23

申请号：CN03115424.7

申请日：2003-02-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 董业民 ,  王曦 ,  陈猛 ,  陈静 ,  王湘

IPC: H01L29/786 ,  H01L21/336

Abstract: 本发明提出了一种准绝缘体上的硅(SOI)金属－氧化物－半导体场效应晶体管(MOSFET)器件的新结构及实现方法。其特征在于源漏区下方埋氧是连续的；而沟道区下方的埋氧是非连续的。采用注氧隔离技术来实现的工艺过程是：(1)在半导体衬底中注入低于最优剂量的离子；(2)在器件沟道区光刻生成掩模；(3)在源漏区第二次注入离子，使源漏区注入的总剂量达到最优剂量；高温退火后在源漏区下方形成连续埋氧，沟道区下方形成非连续的埋氧；(4)常规CMOS技术完成器件制作。由于沟道下方的埋氧是非连续的，沟道和硅衬底之间电耦合，从而克服了SOI MOSFET器件的浮体效应和自热效应二大固有缺点。

公开(公告)号：CN118761372A

公开(公告)日：2024-10-11

申请号：CN202410284184.2

申请日：2024-03-13

Applicant: 中国科学院上海微系统与信息技术研究所 ,  张江国家实验室

Inventor： 任志鹏 ,  陈静 ,  胡一波 ,  尹伊哲

IPC: G06F30/367

Abstract: 本发明所要解决的技术问题是，提供一种SOI器件极低温模型的建模方法，适用于SOI器件在极低温下的应用。为了解决上述问题，本发明提供了一种应用于SOI MOSFET的亚阈值摆幅模型的建模方法，包括如下步骤：根据测试数据计算亚阈值摆幅；建立常温BSIMIMG模型；提取参数极低温等效参数、等效温度拟合参数；提取常温下前栅功函数和极低温阈值电压拟合参数；提取常温迁移率影响因素、极低温迁移率拟合参数、以及尺寸迁移率温度影响因素拟合参数。本发明为了让SOI器件在极低温下可以使用BSIM模型中亚阈值摆幅模型公式，提出一种简便的建模方法使器件在极低温下模型和数据得以拟合，实测误差小于10％，精度符合业界标准。

公开(公告)号：CN118412024A

公开(公告)日：2024-07-30

申请号：CN202410669774.7

申请日：2024-05-27

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力集成电路制造有限公司

Inventor： 陈静 ,  肖寒 ,  赵瑞勇 ,  刘玉兰 ,  刘源祯 ,  陈昊瑜 ,  邵华 ,  周利民

IPC: G11C11/412 ,  G11C11/419 ,  G11C7/18 ,  G11C7/12 ,  G11C7/10 ,  G11C5/06

Abstract: 本发明公开了一种存算一体单元结构，包括：SRAM存储单元和多布尔逻辑运算单元。多布尔逻辑运算单元包括：第一和第二放电路径；第一放电路径包括串联在第一输入端和第一位线之间的第一PMOS管和第一传输管，第一PMOS管的栅极连接第一存储节点。第二放电路径，包括串联在第二输入端和第二位线之间的第二PMOS管和第二传输管，第二PMOS管的栅极连接第二存储节点。第一和第二控制信号分别使第一和第二传输管截止时，存算一体单元结构处于存储器配置状态；反之处于多布尔逻辑运算器配置状态。在多布尔逻辑运算器配置状态下，第一位线输出第一输入信号和第一存储信号的或信号；第二位线输出与非信号。本发明能实现多布尔逻辑运算，能降低电路面积，能提高感测效率。

公开(公告)号：CN112836812B

公开(公告)日：2024-07-05

申请号：CN202011638469.X

申请日：2020-12-31

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力微电子有限公司

Inventor： 王青 ,  陈静 ,  吕迎欢 ,  谢甜甜 ,  赵瑞勇

IPC: G06F17/40 ,  G06N3/063 ,  H01L29/788

Abstract: 本发明提供了一种基于浮栅晶体管的神经元网络，包括多节点输入单元：所述多节点输入单元包括一多输入端浮栅晶体管，多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号，源极接地，漏极作为所述神经元网络的输出端。本发明给出了一种全新的电子传入神经元实现架构。该架构面向硬件神经形态神经网络的应用，实现了模拟信号到神经元信号的转换，具有结构简单、功能多、功耗低等优点，更加适应于神经元网络。

公开(公告)号：CN118282387A

公开(公告)日：2024-07-02

申请号：CN202410246797.7

申请日：2024-03-05

Applicant: 中国科学院上海微系统与信息技术研究所 ,  张江国家实验室

Inventor： 陈静 ,  刘玉兰 ,  赵瑞勇 ,  肖寒 ,  刘源祯

IPC: H03K19/20 ,  H03K19/094 ,  H03K19/00

Abstract: 本申请提供了一种低功耗动态CMOS逻辑门电路，包括：预处理单元，预处理单元连接至一外部时钟信号，并用于对低功耗动态CMOS逻辑门电路进行预充电或预放电；第一输入单元，第一输入单元的第一端作为低功耗动态CMOS逻辑门电路的第一输入端，第一输入单元的第二端连接至预处理单元；第二输入单元，第二输入单元的第一端作为低功耗动态CMOS逻辑门电路的第二输入端，第二输入单元的第二端连接至第一输入单元的第一端并作为低功耗动态CMOS逻辑门电路的输出端。通过在所述动态CMOS逻辑门电路中引入外部时钟信号对第一输入单元、第二输入单元以及预处理单元进行控制，相继完成预操作与逻辑判决，仅消耗动态功耗，有效的提高了数字电路的能效比。

公开(公告)号：CN117787152A

公开(公告)日：2024-03-29

申请号：CN202311607556.2

申请日：2023-11-28

Applicant: 中国科学院上海微系统与信息技术研究所 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 任志鹏 ,  陈静 ,  步然然 ,  胡一波 ,  尹伊哲

IPC: G06F30/33 ,  G06F30/367 ,  G06F119/04

Abstract: 本发明提供一种采用电荷俘获‑释放机理的器件老化模型以及建模方法。所述采用电荷俘获‑释放机理的器件老化模型包括退化阶段模型与恢复阶段模型，退化阶段和恢复阶段模型均分为第一周期和后续周期，第一周期采用第一系列拟合参数描述阈值电压的变化，后续周期采用第二系列拟合参数描述描述阈值电压的变化。本发明的模型将第一阶段和后续阶段区别对待，可以拟合不同周期的器件情况，并且在不同的电压偏置下都有较好的拟合结果。

公开(公告)号：CN115935804A

公开(公告)日：2023-04-07

申请号：CN202211479006.2

申请日：2022-11-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  步然然 ,  任志鹏 ,  胡一波 ,  尹伊哲

IPC: G06F30/27 ,  G06N3/0442 ,  G06N3/08 ,  G06F30/398 ,  G06F119/04 ,  G06F119/14

Abstract: 本发明提供了一种持续退化过程在线预测方法，包括如下步骤：测试及阈值电压提取；以及通过数据驱动方法建立退化模型及在线预测；所述建立模型及在线预测的步骤进一步包括：将原始退化数据集划分为前后两部分，前一部分作为训练集，后一部分作为测试集，两者不交叉；据时间序列滑动时间窗口方法对训练集和测试集进行划分；将划分好的训练集输入神经网络进行训练、调参；将预测结果对比原始测试数据计算误差。本发明基于机器学习数据驱动方法，针对PDSOI器件的特点，在受持续NBTI应力情况进行在线预测，有效提高了预测结果精度。

公开(公告)号：CN111091855B

公开(公告)日：2022-07-08

申请号：CN201811243175.X

申请日：2018-10-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 王本艳 ,  陈静 ,  董业民

IPC: G11C11/412

Abstract: 本发明提供一种基于静态随机储存单元阵列的单粒子翻转检测电路及方法，包括：提供一SRAM版图；对所述SRAM版图进行后道布线，将所述SRAM版图中存储单元的器件连接成单粒子翻转检测电路；基于所述单粒子翻转检测电路的输出信号监测单粒子效应敏感区域；其中，所述单粒子翻转检测电路包括由至少两个SRAM存储单元中的器件连接形成的环形振荡器。本发明完全保持SRAM版图布局，只需修改后道器件的连接关系；电路为自激振荡模式，无需增加复杂的检测电路，不需使用复杂的测试系统。也不需要额外开发测试程序；可以把输出直接连接到示波器，测试的过程中可以实时监控单粒子效应敏感区域，从而方便快捷的实现SRAM SEU检测。

公开(公告)号：CN112634957A

公开(公告)日：2021-04-09

申请号：CN202011595923.8

申请日：2020-12-29

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海华力微电子有限公司

Inventor： 陈静 ,  吕迎欢 ,  谢甜甜 ,  王青 ,  葛浩

IPC: G11C11/412

Abstract: 本发明提供了一种低功耗的静态随机存储器单元以及存储器，包括第一N型晶体管和第一P型晶体管组成的第一CMOS反相器，由第二N型晶体管和第二P型晶体管组成的第二CMOS反相器，第一和第二CMOS反相器对置互锁设置，第一和第二CMOS反相器的输出端分别连接第三N型晶体管和第四N型晶体管的源/漏极，所述第一和第二CMOS反相器的接地端分别通过第五N型晶体管和第六N型晶体管接地，所述第五N型晶体管的栅极接第一N型晶体管栅极，所述第六N型晶体管的栅极接第二N型晶体管栅极。本发明在原有传统6管存储单元的基础上添加两个N型晶体管，在现有的6T电路基础上形成了8T电路。在单元处于保持状态时，充当电阻从而降低了单元的漏电。

公开(公告)号：CN106991201B

公开(公告)日：2020-08-28

申请号：CN201610038229.3

申请日：2016-01-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  黄建强 ,  罗杰馨 ,  柴展 ,  吕凯 ,  何伟伟

IPC: G06F30/20

Abstract: 本发明提供一种SOI MOSFET总剂量模型参数确定方法，包括如下步骤：S1：获取SOI MOSFET在不同剂量辐照下开、关两种工作状态下的转移特性数据与传输特性数据；S2：筛选步骤S1得到的数据，并导入测试数据到参数提取软件；S3：提取上边角等效晶体管参数及场氧侧壁等效晶体管参数；S4：导出总剂量集约模型卡文件；S5：导入各个单点的总剂量模型到所述参数提取软件，生成全区域的总剂量Bin模型卡文件。本发明采用了与主晶体管分立的方式进行参数提取，细化了物理模型中各个区域的敏感参数，提高了参数拟合的准确度，可以准确地拟合出SOI MOSFET受总剂量辐射效应影响时在亚阈值区产生的hump效应，模型以Bin模型卡的形式存在，可以仿真全区域尺寸器件总剂量效应。