在绝缘层中嵌入纳米晶的半导体材料制备方法

    公开(公告)号:CN101908472A

    公开(公告)日:2010-12-08

    申请号:CN201010211441.8

    申请日:2010-06-25

    Abstract: 本发明提供了一种在绝缘层中嵌入纳米晶的半导体材料制备方法,包括如下步骤:提供器件衬底和支撑衬底,所述器件衬底中具有腐蚀自停止层;选择在器件衬底和支撑衬底的一个或者两个的表面形成绝缘层;在绝缘层中注入纳米晶改性离子;通过绝缘层将器件衬底和支撑衬底键合在一起;实施键合后的退火加固;利用腐蚀自停止层将器件衬底减薄至目标厚度以在绝缘层表面形成器件层。本发明的优点在于,通过对工艺顺序的巧妙调整,在不影响其他工艺的前提下,将形成纳米晶所采用的离子注入的步骤调整在键合之前实施的,从而不会影响到器件层的晶格完整性,提高了所制备的SOI材料的晶体质量。

    一种绝缘体上锗硅和应变硅材料的制备方法

    公开(公告)号:CN101901780A

    公开(公告)日:2010-12-01

    申请号:CN201010211457.9

    申请日:2010-06-25

    Abstract: 一种绝缘体上锗硅材料的制备方法,包括如下步骤:提供含有空洞层的衬底;在衬底表面外延生长锗硅层;将改性离子注入在空洞层的位置;退火形成绝缘埋层;在锗硅层表面生长应变硅层。本发明进一步提供了一种绝缘体上应变硅材料的制备方法,包括如下步骤:提供含有空洞层的衬底;在衬底表面外延生长锗硅层;将改性离子注入在空洞层的位置;退火形成绝缘埋层;在锗硅层表面生长应变硅层。本发明的优点在于,采用了含有空洞层的初始衬底作为外延锗硅的支撑衬底,在随后的注氧制备SiGeOI和应变硅材料的过程中,该空洞层能够有效地促进注入的改性离子的聚集形成绝缘层,从而得到高质量的SiGeOI和应变硅材料并降低生产成本。

    采用腐蚀工艺形成带有绝缘埋层的衬底的方法

    公开(公告)号:CN101707188A

    公开(公告)日:2010-05-12

    申请号:CN200910199624.X

    申请日:2009-11-27

    Abstract: 一种采用腐蚀工艺形成带有绝缘埋层的衬底的方法,包括如下步骤:提供一支撑衬底以及一键合衬底,所述支撑衬底表面具有绝缘层,所述键合衬底表面具有自停止层,所述自停止层表面具有薄膜半导体层;以薄膜半导体层和绝缘层的暴露表面为键合面将支撑衬底与键合衬底键合;采用旋转腐蚀工艺和选择腐蚀键合衬底的第一腐蚀液,将键合衬底腐蚀除去;采用旋转腐蚀工艺和选择腐蚀自停止层的第二腐蚀液,将自停止层腐蚀除去。本发明的优点在于,采用旋转腐蚀工艺腐蚀支撑衬底和自停止层,可以避免腐蚀液浸入到自停止层和薄膜半导体层而对薄膜半导体层和绝缘层进行腐蚀,因此能够保证最终产品结构的完整性。

    降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法

    公开(公告)号:CN1193432C

    公开(公告)日:2005-03-16

    申请号:CN03115425.5

    申请日:2003-02-14

    Abstract: 本发明提出了一种降低全耗尽绝缘体上的硅(SOI)金属—氧化物—半导体场效应晶体管(MOSFET)源漏串联电阻的新结构,其特征在于源漏区的顶层硅比沟道区的顶层硅厚,从而有效地降低了源漏串联电阻;同时,源漏区和沟道区的表面在同一平面上。这种降低全耗尽SOI MOSFET源漏串联电阻的新结构是采用图形化注氧隔离(SIMOX)技术来实现的。方法之一是通过控制不同区域埋氧的深度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚;方法之二是通过控制不同区域埋氧的厚度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚。源漏区的顶层硅比沟道区的顶层硅厚30~100nm,可以有效地降低源漏串联电阻。

    选择外延法制造源漏在绝缘体上的场效应晶体管

    公开(公告)号:CN1431690A

    公开(公告)日:2003-07-23

    申请号:CN03115423.9

    申请日:2003-02-14

    Abstract: 本发明涉及一种源漏在绝缘体上的场效应晶体管(MOSFET)的制造方法,属于微电子技术领域。本发明的特征在于采用选择外延法在常规SOI MOSTET器件的沟道下方埋氧中开一个窗口,使器件的沟道和硅衬底相连接,达到电耦合与热耦合的目的。具体而言,本发明的方法包括SOI衬底顶层硅和埋氧的刻蚀;在沟道区域选择外延单晶硅;化学机械抛光平坦化;常规CMOS工艺完成器件的制造等工艺步骤。采用本发明的方法制造的源漏在绝缘体上的晶体管,具有埋氧和体硅之间界面陡峭,缺陷少等优点,保证了器件的性能,在深亚微米集成电路的制造中有一定的应用前景。

    制备双埋层绝缘体上硅衬底的方法

    公开(公告)号:CN101604657B

    公开(公告)日:2011-02-09

    申请号:CN200910053503.4

    申请日:2009-06-19

    Abstract: 一种制备双埋层绝缘体上硅衬底的方法,包括如下步骤:提供单晶硅支撑衬底;将第一离子注入单晶硅支撑衬底中;退火,从而在单晶硅支撑衬底中形成第一绝缘层以及第一单晶硅层;提供第一键合衬底;在第一键合衬底表的表面形成第二单晶硅层;在第二单晶硅层表面形成第二绝缘层;以第二绝缘层远离第一键合衬底的表面以及第一单晶硅层远离单晶硅支撑衬底的表面为键合面,进行键合操作;移除第一键合衬底。本发明的优点在于,采用注入工艺形成第一单晶硅层,从而能够避免边缘碎裂的问题,并且注入工艺可以减少机械抛光和键合的次数,从而提高了材料厚度的均匀性和晶向的对准精度。

Patent Agency Ranking