公开(公告)号：CN114512407B

公开(公告)日：2022-07-12

申请号：CN202210414986.1

申请日：2022-04-20

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

摘要： 本发明涉及MOSFET制作技术领域，具体地涉及一种LDMOSFET的制作方法及结构。其中LDMOSFET的制作方法包括：包括在衬底上形成第一阱区和与所述第一阱区导电类型不同的第二阱区，还包括：在所述第一阱区上形成体区和与所述体区相邻的漂移区，在所述漂移区中形成硅局部氧化隔离区；将所述硅局部氧化隔离区氧化后形成空腔，在所述空腔下方的漂移区内形成与所述空腔不连通的离子注入区；在所述体区与所述漂移区的相邻界面的上方形成栅极，所述栅极在所述漂移区一侧延伸至被填充的空腔上方，在所述第一阱区形成源极和漏极。本实施方式具有简便实用，工艺兼容性好的优点。

公开(公告)号：CN114464674B

公开(公告)日：2022-06-07

申请号：CN202210375521.X

申请日：2022-04-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/08 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种LDMOSFET器件、制作方法及芯片，属于芯片技术领域。所述LDMOSFET器件包括：半导体衬底、栅极、源极区、漏极区、体区以及漂移区；体区以及漂移区形成在半导体衬底内，栅极形成在半导体衬底的上方且一端与体区相连，另一端位于漂移区上方；栅极与半导体衬底上方覆盖有介质层，介质层开设有接触孔，源极区形成在体区上方的接触孔内与体区相接，且位于栅极的一侧；漏极区形成在漂移区上方的接触孔内与漂移区相接，且位于栅极的另一侧。该LDMOSFET器件将漏极区设置在半导体衬底的上方，不占漂移区的部分区域，不影响漂移区击穿电压的提升效果，不增加导通电阻。

公开(公告)号：CN114335153B

公开(公告)日：2022-05-20

申请号：CN202210218730.3

申请日：2022-03-08

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

摘要： 本发明提供一种LDMOSFET器件、制备方法以及芯片，属于芯片技术领域。该LDMOSFET器件，包括：栅极，形成在半导体衬底上方；源极区，形成在栅极的一侧处；漏极区，形成在栅极的另一侧处；以及隔离区，形成在栅极之下，位于源极区与漏极区之间，栅极包括多段相连的栅极结构，隔离区包括多段微隔离区；微隔离区与栅极结构一一对应；两段微隔离区之间形成有第一导电类型的间隔区。通过改进栅极和隔离区的结构，并在两段微隔离区之间形成第一导电类型的间隔区，微隔离区与改进后的栅极能够承受更大的电压，能降低导通电阻；第一导电类型的间隔区与漂移区之间形成PN结，能够提高击穿电压，同时降低了导通电阻。

公开(公告)号：CN114512407A

公开(公告)日：2022-05-17

申请号：CN202210414986.1

申请日：2022-04-20

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

摘要： 本发明涉及MOSFET制作技术领域，具体地涉及一种LDMOSFET的制作方法及结构。其中LDMOSFET的制作方法包括：包括在衬底上形成第一阱区和与所述第一阱区导电类型不同的第二阱区，还包括：在所述第一阱区上形成体区和与所述体区相邻的漂移区，在所述漂移区中形成硅局部氧化隔离区；将所述硅局部氧化隔离区氧化后形成空腔，在所述空腔下方的漂移区内形成与所述空腔不连通的离子注入区；在所述体区与所述漂移区的相邻界面的上方形成栅极，所述栅极在所述漂移区一侧延伸至被填充的空腔上方，在所述第一阱区形成源极和漏极。本实施方式具有简便实用，工艺兼容性好的优点。

公开(公告)号：CN114171585B

公开(公告)日：2022-05-17

申请号：CN202210124399.9

申请日：2022-02-10

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本发明实施例提供一种LDMOSFET、制备方法及芯片和电路，为了实现上述目的，本发明实施例提供一种LDMOSFET，包括：衬底，所述衬底上设有埋层；所述埋层上方设有外延层；所述外延层上方设有高压P型阱和高压N型阱；所述高压N型阱上方依次设有第一N型漂移区、P型体区和第二N型漂移区，其中，所述第一N型漂移区、P型体区和第二N型漂移区中的至少一者的上表面有凸起。该LDMOSFET不仅有效的缩小了器件的尺寸，还大大提升了器件的性能。

公开(公告)号：CN114496802A

公开(公告)日：2022-05-13

申请号：CN202210388660.6

申请日：2022-04-14

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  王帅鹏 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L21/336 ,  H01L29/40 ,  H01L29/78

摘要： 本发明涉及半导体领域，提供一种LDMOSFET器件的制作方法及LDMOSFET器件。所述LDMOSFET器件的制作方法包括：在衬底上形成第一氧化层；在第一氧化层上粘接硅片，对粘接的硅片进行刻蚀处理，去除硅片两侧边缘的硅材料；在刻蚀后的硅片上形成体区和漂移区；在漂移区的上方形成第二氧化层，在漂移区的侧方形成第三氧化层；在第二氧化层上形成多晶硅栅极，在第三氧化层的侧方形成多晶硅侧板。本发明通过第一氧化层、第二氧化层、第三氧化层构成LDMOSFET器件的三场板结构，不仅可以降低器件的表面电场，还可以降低器件的内部电场，在确保低导通电阻的前提下，提高LDMOSFET器件的击穿电压。

公开(公告)号：CN114242696B

公开(公告)日：2022-04-29

申请号：CN202210171602.8

申请日：2022-02-24

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 赵东艳 ,  王于波 ,  陈燕宁 ,  郁文 ,  刘芳 ,  吴波 ,  余山 ,  王凯 ,  刘倩倩 ,  董广智

IPC分类号： H01L23/64

摘要： 本发明提供一种MIM电容及其制备方法。该方法包括：在半导体衬底上制作电极；形成第一介质层；在第一介质层制作第一通孔和第一段第二通孔，在第一通孔中形成与下极板电极连接的下极板金属连接结构，在第一段第二通孔中形成与上极板电极连接的第一段上极板金属连接结构；在第一介质层上制作下极板；形成第二介质层；在第二介质层制作第二段第二通孔，在第二段第二通孔中淀积金属，形成第二段上极板金属连接结构；在第二介质层上制作上极板。上述制备过程中，干法刻蚀形成通孔的过程中不会刻蚀到上极板和下极板，不会在上极板和下极板的任一个表面沉积等离子体电荷，不会影响金属在通孔内的粘附性，从而提升MIM电容的可靠性。

公开(公告)号：CN114335156A

公开(公告)日：2022-04-12

申请号：CN202210257137.X

申请日：2022-03-16

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

摘要： 本发明实施例提供一种横向双扩散金属氧化物半导体场效应管及其制作方法，属于芯片技术领域。所述横向双扩散金属氧化物半导体场效应管包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区以及位于所述半导体衬底上的N型阱区、P型阱区和N型漂移区，所述栅极区为高介电常数电介质金属栅极，所述浅槽隔离区为低介电常数电介质浅槽隔离。本发明实施例提供的横向双扩散金属氧化物半导体场效应管LDMOSFET，其栅极区为高介电常数电介质金属栅极，所述浅槽隔离区为低介电常数电介质浅槽隔离，具有High‑KMetalGate工艺，特别是能与28nm以下的CMOS工艺兼容。

公开(公告)号：CN114050181A

公开(公告)日：2022-02-15

申请号：CN202210014429.0

申请日：2022-01-07

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司

发明人： 赵东艳 ,  王于波 ,  邓永峰 ,  陈燕宁 ,  付振 ,  刘芳 ,  余山 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本发明实施例提供一种NLDMOS器件及制备方法、芯片，所述NLDMOS器件包括：衬底，所述衬底上方设有第一高压N阱区和第二高压N阱区，所述第一高压N阱区和第二高压N阱区之间留有衬底间隙；所述第一高压N阱区和第二高压N阱区上设有P型降低电场区，所述P型降低电场区经过所述衬底间隙；所述第一高压N阱区上还设有P型体区，所述第二高压N阱区上设有N型漂移区；所述P型体区、衬底间隙以及N型漂移区形成PIN结。所述NLDMOS器件的结构设计有效的提高了击穿电压。

公开(公告)号：CN113903857A

公开(公告)日：2022-01-07

申请号：CN202111475179.2

申请日：2021-12-06

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司

发明人： 赵东艳 ,  王于波 ,  王凯 ,  陈燕宁 ,  付振 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波

IPC分类号： H01L49/02 ,  H01L21/02

摘要： 本发明实施例提供一种电容器、芯片及电容器的制备方法，该电容器包括：第一电极、层叠电介质及第二电极，所述层叠电介质位于所述第一电极和所述第二电极之间；所述层叠电介质包括两层以上电介质膜，相邻两层电介质膜的折射率不同，相邻两层电介质膜相接触的表面是非平坦的并且彼此配合。该电容器提高了各个电介质膜的表面平整度、降低了缺陷数量，而且提高了不同折射率电介质膜的耦合性，提升了层叠电介质的击穿电压和经时击穿性能，从而大幅度提高了电容器的电性能。