通信设备
    52.
    发明授权

    公开(公告)号:CN101626476B

    公开(公告)日:2010-12-08

    申请号:CN200910164115.3

    申请日:2005-04-01

    Abstract: 提供能够将在影像声音设备的开发中得到的设计资源也转用到其他种类的影像声音设备中的影像声音处理用集成电路。具备:微型计算机块(2),具有CPU;流I/O块(4),与外部装置进行影像及声音流的输入输出;媒体处理块(3),执行媒体处理,该媒体处理包括输入到流I/O块(4)中的影像及声音流等的压缩及扩展中的至少1个;AVIO块(5),将由媒体处理块(3)进行媒体处理后的影像及声音流变换为影像及声音信号,并输出给外部设备等;存储器IF块(6),控制微型计算机块(2)、流I/O块(4)、媒体处理块(3)及AVIO块(5)与外部存储器(9)之间的数据传送。

    处理器
    53.
    发明公开

    公开(公告)号:CN101546255A

    公开(公告)日:2009-09-30

    申请号:CN200910132026.0

    申请日:2006-04-12

    Abstract: 本发明涉及的处理器,是循环地按照分配给线程的时间来执行多个线程的处理器,其具备可重构的集成电路;事先存储与多个线程的各个对应的电路构成信息,根据电路构成信息将上述集成电路的一部分进行重构,依次使用根据对应于线程的电路构成信息进行了重构的集成电路,执行该线程。在执行某线程的期间,选择下面执行的线程,对于正在执行的线程在使用的上述集成电路部分之外的部分,为了下面执行的线程而进行重构。

    非易失性存储器装置
    54.
    发明授权

    公开(公告)号:CN100545947C

    公开(公告)日:2009-09-30

    申请号:CN200510099030.3

    申请日:2005-09-05

    CPC classification number: G11C16/20 G11C7/1015 G11C7/1045 G11C16/06

    Abstract: 本发明的目的在于,提供一种能够将初始化所需时间缩短的非易失性存储器装置。提供的非易失性存储器装置(100),具有:非易失性存储器阵列(115),其包含多个作为数据的读出单位、由多个非易失性存储器单元构成的页,其特征在于:上述页分别具有存储数据的第1区域(150)和存储控制信息的第2区域(160),并包括:从上述页中读出数据的读出装置(185、180、190);以及,将通过上述读出装置从页中读出的数据暂时存储的数据缓存(200),并在上述控制信息的读出时,上述读出装置从多页中将上述第2区域(160)地一次性读出。

    处理器
    56.
    发明授权

    公开(公告)号:CN100492296C

    公开(公告)日:2009-05-27

    申请号:CN200680000804.5

    申请日:2006-04-12

    Abstract: 本发明涉及的处理器,是循环地按照分配给线程的时间来执行多个线程的处理器,其具备可重构的集成电路;事先存储与多个线程的各个对应的电路构成信息,根据电路构成信息将上述集成电路的一部分进行重构,依次使用根据对应于线程的电路构成信息进行了重构的集成电路,执行该线程。在执行某线程的期间,选择下面执行的线程,对于正在执行的线程在使用的上述集成电路部分之外的部分,为了下面执行的线程而进行重构。

    信息处理装置、例外控制电路

    公开(公告)号:CN100451950C

    公开(公告)日:2009-01-14

    申请号:CN200580028732.0

    申请日:2005-08-19

    Abstract: 本发明的目的是提供一种与以往相比能够更迅速地进行例外处理程序与通常处理的切换的信息处理装置。该信息处理装置是具备处理器、从该处理器接受处理委托而执行特定的处理的信息处理电路、对该处理器通知中断请求的中断控制器、和例外控制部的信息处理装置,其特征在于,上述信息处理电路与上述例外控制部通过专用线连接;上述信息处理电路具有经由上述专用线将表示自身电路的当前的状态的状态信息通知给上述例外控制部的通知部;上述例外控制部基于根据来自上述处理器的指示而设定的设定信息、和被通知的状态信息,进行是否使上述中断控制器通知使处理器的执行对象转移到对应的例外处理程序的中断请求的判断。

    信息处理装置、例外控制电路

    公开(公告)号:CN101023410A

    公开(公告)日:2007-08-22

    申请号:CN200580028732.0

    申请日:2005-08-19

    Abstract: 本发明的目的是提供一种与以往相比能够更迅速地进行例外处理程序与通常处理的切换的信息处理装置。该信息处理装置是具备处理器、从该处理器接受处理委托而执行特定的处理的信息处理电路、对该处理器通知中断请求的中断控制器、和例外控制部的信息处理装置,其特征在于,上述信息处理电路与上述例外控制部通过专用线连接;上述信息处理电路具有经由上述专用线将表示自身电路的当前的状态的状态信息通知给上述例外控制部的通知部;上述例外控制部基于根据来自上述处理器的指示而设定的设定信息、和被通知的状态信息,进行是否使上述中断控制器通知使处理器的执行对象转移到对应的例外处理程序的中断请求的判断。

    高速缓冲存储器及其控制方法

    公开(公告)号:CN1934543A

    公开(公告)日:2007-03-21

    申请号:CN200580009226.7

    申请日:2005-03-16

    CPC classification number: G06F12/0862 G06F2212/6028

    Abstract: 本发明的高速缓冲存储器具有预测处理部(39),该预测处理部(39)根据由处理器所输出的存储器的访问的进行状况来预测下一个应该预取的线地址;预测处理部(39)具有预取部(414)和触摸部(415),该预取部(414)从存储器中将所预测的线地址的数据预取到高速缓冲存储器中,该触摸部(415)不将数据从存储器中加载到高速缓冲存储器上,而是将所预测的线地址作为标签设定到高速缓存项,并使有效标志有效。

Patent Agency Ranking