MIM电容结构及其制作方法
    61.
    发明授权

    公开(公告)号:CN105097765B

    公开(公告)日:2018-07-24

    申请号:CN201410186602.0

    申请日:2014-05-05

    Inventor: 张贺丰 王晓东

    Abstract: 本申请提供了一种MIM电容结构及其制作方法。该MIM电容结构包括:第一导电层;绝缘层,设置在第一导电层上;第二导电层,设置在绝缘层上,第一导电层、绝缘层和第二导电层的叠置方向为纵向,与纵向垂直的方向为横向,第二导电层包括一个或相互独立的多个第二介电材料部,由第二导电层的上表面向第二导电层中延伸。由于第二介电材料部的存在,在使原有的大面积凸起分散为较多小面积凸起的同时,也使得小凸起的高度相对于现有的大面积凸起的高度有所降低,因此使得位于电容结构上方的介电材料的凸起变得相对平整,进而有效地改善了后续曝光、刻蚀的准确性。

    MIM电容结构及其制作方法
    62.
    发明公开

    公开(公告)号:CN105097765A

    公开(公告)日:2015-11-25

    申请号:CN201410186602.0

    申请日:2014-05-05

    Inventor: 张贺丰 王晓东

    Abstract: 本申请提供了一种MIM电容结构及其制作方法。该MIM电容结构包括:第一导电层;绝缘层,设置在第一导电层上;第二导电层,设置在绝缘层上,第一导电层、绝缘层和第二导电层的叠置方向为纵向,与纵向垂直的方向为横向,第二导电层包括一个或相互独立的多个第二介电材料部,由第二导电层的上表面向第二导电层中延伸。由于第二介电材料部的存在,在使原有的大面积凸起分散为较多小面积凸起的同时,也使得小凸起的高度相对于现有的大面积凸起的高度有所降低,因此使得位于电容结构上方的介电材料的凸起变得相对平整,进而有效地改善了后续曝光、刻蚀的准确性。

    金属化方法以及防止铜铝合金出现腐蚀性缺陷的方法

    公开(公告)号:CN102044485B

    公开(公告)日:2013-01-30

    申请号:CN200910197670.6

    申请日:2009-10-23

    Inventor: 钱进 王晓东 王敏

    Abstract: 本发明公开了一种金属化方法,包括如下步骤:在芯片上已经形成的第n层铜铝合金薄膜表面沉积钝化层,n为自然数;在钝化层表面涂布光刻胶,并进行曝光显影,形成光刻胶图案;以光刻胶图案为掩膜对钝化层进行蚀刻,蚀刻造成的凹坑底部要达到第n层铜铝合金薄膜;用剥除液对发生蚀刻反应的部分进行湿法剥除处理;然后再将芯片浸入盛放在容器的清洗液中,清洗液对发生蚀刻反应的部分进行湿法清洗,同时在盛放清洗液的容器中持续通入二氧化碳气体;在蚀刻造成的凹坑中沉积金属阻挡层以及第n+1层铜铝合金薄膜。本发明还公开了一种防止铜铝合金出现腐蚀性缺陷的方法。本发明方案可以极大避免铜铝合金表面出现腐蚀性缺陷的概率。

    金属化方法以及防止铜铝合金出现腐蚀性缺陷的方法

    公开(公告)号:CN102044485A

    公开(公告)日:2011-05-04

    申请号:CN200910197670.6

    申请日:2009-10-23

    Inventor: 钱进 王晓东 王敏

    Abstract: 本发明公开了一种金属化方法,包括如下步骤:在芯片上已经形成的第n层铜铝合金薄膜表面沉积钝化层,n为自然数;在钝化层表面涂布光刻胶,并进行曝光显影,形成光刻胶图案;以光刻胶图案为掩膜对钝化层进行蚀刻,蚀刻造成的凹坑底部要达到第n层金属薄膜;用剥除液对发生蚀刻反应的部分进行湿法剥除处理;然后再将芯片浸入盛放在容器的清洗液中,清洗液对发生蚀刻反应的部分进行湿法清洗,同时在盛放清洗液的容器中持续通入二氧化碳气体;在蚀刻造成的凹坑中沉积金属阻挡层以及第n+1层铜铝合金薄膜。本发明还公开了一种防止铜铝合金出现腐蚀性缺陷的方法。本发明方案可以极大避免铜铝合金表面出现腐蚀性缺陷的概率。

    测试结构
    67.
    发明公开
    测试结构 审中-实审

    公开(公告)号:CN119275212A

    公开(公告)日:2025-01-07

    申请号:CN202310821971.1

    申请日:2023-07-05

    Abstract: 一种测试结构,包括:位于同层的多个子测试结构,子测试结构包括导电层,且各子测试结构之间相互嵌套。本发明测试结构中包括位于同层的多个子测试结构,子测试结构包括导电层,且各子测试结构之间相互嵌套。各子测试结构之间相互嵌套,即各子测试结构之间具有共用的区域,与测试结构的各个子测试结构相互分立的方案相比,测试结构整体的占用面积较小,从而减少了测试结构的占用面积,进而有利于降低了工艺成本。

    半导体器件及形成方法、半导体结构

    公开(公告)号:CN118366959A

    公开(公告)日:2024-07-19

    申请号:CN202310086772.0

    申请日:2023-01-19

    Abstract: 本发明提供一种半导体器件及其形成方法、半导体结构,其中半导体器件包括:衬底;位于衬底上的屏蔽层,屏蔽层与衬底电连接,屏蔽层包括若干第一区和位于相邻第一区之间的第二区,若干第一区围绕屏蔽层的中心均匀分布,第一区上具有第一图案化接地屏蔽结构,第二区上具有第二图案化接地屏蔽结构,第一图案化接地屏蔽结构和第二图案化接地屏蔽结构不同;位于衬底表面的接地环,接地环环绕屏蔽层且与屏蔽层电连接,满足射频集成电路的工艺需求。

    半导体器件及形成方法、半导体结构

    公开(公告)号:CN118366955A

    公开(公告)日:2024-07-19

    申请号:CN202310075138.7

    申请日:2023-01-18

    Abstract: 本发明的技术方案提供一种半导体器件及其形成方法、半导体结构,其中半导体器件包括:基底;位于基底上的屏蔽层,屏蔽层与基底电连接,屏蔽层包括多个间隔排布的同心导电环,导电环包括沿着第一方向对称分布的第一部分和第二部分,第一部分和第二部分之间具有隔离开口;位于基底上的接地环,接地环环绕屏蔽层;位于屏蔽层上的接地线,接地线包括沿着第二方向延伸的第一接地线和沿着第一方向延伸的第二接地线,第一接地线的中心与第二接地线的中心连接,第一接地线电连接多个导电环以及电连接同层的接地环,第一方向和第二方向不同,满足射频集成电路的工艺需求。

    电容器件及其形成方法
    70.
    发明公开

    公开(公告)号:CN118280965A

    公开(公告)日:2024-07-02

    申请号:CN202211710973.5

    申请日:2022-12-29

    Abstract: 一种电容器件及其形成方法,其中结构包括:第一金属层包括位于主体区和第一连接区上的若干第一电极层,以及位于主体区和第二连接区上的若干第二电极层,第二金属层包括位于主体区和第一连接区上的若干第三电极层,以及位于主体区和第二连接区上的若干第四电极层;位于第一连接区上的若干第一接触层,若干第一接触层平行于第二方向,且沿第一方向排布,还使若干第一电极层和若干第三电极层电连接;位于第二连接区上的若干第二接触层,若干第二接触层平行于第二方向,且沿着第一方向排布,还使若干第二电极层和若干第四电极层电连接,降低了MOM电容结构的电阻,有利于提高电容器件的品质因数Q。

Patent Agency Ranking