模块级中断的验证平台和方法
    62.
    发明公开

    公开(公告)号:CN114265730A

    公开(公告)日:2022-04-01

    申请号:CN202111396071.4

    申请日:2021-11-23

    IPC分类号: G06F11/22 G06F11/30

    摘要: 本发明实施例提供一种模块级中断的验证平台和方法,属于芯片技术领域。该模块级中断的验证平台基于UVM搭建,且所述模块级中断的验证平台包括虚拟序列发生器、验证模型、及中断接口;其中,所述虚拟序列发生器用于产生模块级的被测设计DUT执行事务对应的激励,并监测所述中断接口的电平变化;所述验证模型用于接收来自所述虚拟序列发生器产生的激励,构造事务对应的序列,并驱动所述DUT执行对应的事务;所述中断接口用于在所述DUT发生中断时,作为上报对应的中断事务至所述虚拟序列发生器的通道。通过中断接口实现了在不与验证模型内驱动器或监视器交互的情况下,将验证序列或验证组件与中断事件进行同步,从而在验证序列中更方便地进行中断功能验证。

    逐次逼近式模拟数字转换器的电容阵列校正系统和方法

    公开(公告)号:CN112367081B

    公开(公告)日:2022-01-14

    申请号:CN202011165074.2

    申请日:2020-10-27

    IPC分类号: H03M1/10

    摘要: 本发明实施例提供一种逐次逼近式模拟数字转换器的电容阵列校正系统和方法,属于芯片技术领域。该系统包括:第一比较器、数字逻辑控制器、采样开关组、第一开关组以及第二开关组,其中,采样开关组中的一个采样开关连接在第一电容组的上极板和地之间,另一个采样开关连接在第二电容组的上极板和地之间;第一开关组的一个开关连接在第一比较器的正端和第一电容组的上极板之间,另一个开关连接在第一比较器的负端和第二电容组的上极板之间;第二开关组的一个开关连接在第一比较器的正端和第二电容组的上极板之间,另一个开关连接在第一比较器的负端和第一电容组的上极板之间。本发明能够对逐次逼近式模拟数字转换器的电容阵列进行精确校准。