-
公开(公告)号：CN105095122B
公开(公告)日：2018-03-27
申请号：CN201410154996.1
申请日：2014-04-17
Applicant: 华为技术有限公司
IPC: G06F13/16
CPC classification number: G06F13/16
Abstract: 本发明的实施例提供一种控制内存芯片的方法、芯片控制器和内存控制器。该芯片控制器包括：寄存模块，用于寄存单独片选信息；控制模块，用于：接收内存控制器输出的第一片选信号；根据第一片选信号和寄存模块寄存的单独片选信息生成多个单独片选信号，其中多个单独片选信号与多个内存芯片一一对应，第一片选信号用于指示选择多个内存芯片，单独片选信息用于指示单独选择多个内存芯片中的至少一个内存芯片；分别向多个内存芯片输出多个单独片选信号，以便多个内存芯片中的至少一个内存芯片根据内存控制器输出的控制命令信号执行与控制命令信号对应的操作。本发明的实施例能够有效地减少对DRAM系统的传输带宽的占用。
-
公开(公告)号：CN104575581B
公开(公告)日：2017-10-10
申请号：CN201310496697.1
申请日：2013-10-21
IPC: G11C11/02
CPC classification number: G06F3/0625 , G06F3/0658 , G06F3/0676 , G11C8/16 , G11C11/161 , G11C11/1675 , G11C19/0808 , G11C19/0841
Abstract: 本发明实施例提供一种存储单元、存储器及存储单元控制方法，用于提高存储密度和降低功耗。其中，一种存储单元包括：U型磁性轨道，第一驱动电路，第二驱动电路，第一驱动端口和第二驱动端口；U型磁性轨道包括第一端口，第二端口，第一存储区域和第二存储区域；第一驱动电路用于驱动第一存储区域，第二驱动电路用于驱动第二存储区域；通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第一驱动电路的驱动，第一存储区域内产生电流脉冲，并驱动第一存储区域内的磁畴移动；通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第二驱动电路的驱动，第二存储区域内产生电流脉冲，并驱动第二存储区域内的磁畴移动。
-
公开(公告)号：CN106415502A
公开(公告)日：2017-02-15
申请号：CN201480036916.0
申请日：2014-12-12
Applicant: 华为技术有限公司
IPC: G06F11/08
CPC classification number: G06F11/08
Abstract: 本发明实施例提供了一种数据存储的方法和装置，该方法包括：接收写请求，写请求包括待写入数据和地址；根据地址确定目标闪存页的类型；根据目标闪存页的类型及待写入数据，计算目标闪存页的预测BER；根据目标闪存页的预测BER，确定待写入数据的目标ECC算法和目标纠错位数；根据目标ECC算法和目标纠错位数将待写入数据写入目标闪存页。本发明实施例中针对待写入闪存页的数据预测比特错误率，根据预测的比特错误率选择合适的ECC算法和纠错位数，并使用该ECC算法和纠错位数将待写入闪存页的数据写入闪存页，以便于对出现错误的数据进行纠错。该方法能够选择适当的ECC算法和纠错位数，节约ECC算法的纠错能力，因而能够降低纠错的计算量。
-
公开(公告)号：CN105989352A
公开(公告)日：2016-10-05
申请号：CN201510101155.9
申请日：2015-03-06
IPC: G06K9/00
Abstract: 本申请揭示了一种图像识别加速器、终端设备及图像识别方法。图像识别加速器包括了降维处理模块、NVM以及图像匹配模块。在图像识别加速器进行图像识别的过程中，先由降维处理模块根据设置的降维参数γ降低第一图像数据的维度。NVM将降维后的第一图像数据中的各个数值的低ω位按照设置的第一电流I写入NVM中的第一存储区域，并将降维后的第一图像数据中的各个数值的高N-ω位按照设置的第二电流写入NVM中的第二存储区域。其中，第一电流小于第二电流。从而，匹配模块可以确定所述NVM中存储的图像库中是否包含有与所述降维后的第一图像数据相匹配的图像数据。本发明实施例提供的图像识别加速器能够在降低终端设备的系统功耗的基础上保证图像识别的准确性。
-
公开(公告)号：CN105393353A
公开(公告)日：2016-03-09
申请号：CN201480038640.X
申请日：2014-06-30
Applicant: 华为技术有限公司
IPC: H01L25/00
CPC classification number: H01L25/00 , H01L2924/0002 , H01L2924/00
Abstract: 本发明实施例提供了一种3D堆叠器件，包括：第一基板，用于承载计算单元；第二基板，用于承载存储单元；第一天线阵列，位于第一基板上，与计算单元电连接，且指向第二基板，用于发射计算单元输出的数据和/或接收第二天线阵列发射的数据；第二天线阵列，位于第二基板上，与存储单元电连接，且指向第一基板，用于接收第一天线阵列发射的数据和/或接收存储单元输出的数据；调节单元，用于调节第一天线阵列和/或第二天线阵列中的天线的传输参数，以确保计算单元中的内核与存储单元中的存储子单元之间完成数据传输，本发明实施例还提供了一种芯片及通信方法，采用本发明，可提升芯片内部的传输带宽，且传输通路可根据应用需求进行动态分配。
-
Patent Agency Ranking
公开(公告)号：CN105308583A
公开(公告)日：2016-02-03
申请号：CN201480033040.4
申请日：2014-05-16
Applicant: 华为技术有限公司
IPC: G06F13/14
CPC classification number: H01Q1/2258 , G06F13/4063 , H01Q1/2291 , H04W84/10
Abstract: 一种柜式服务器和基于所述柜式服务器的数据中心，所述柜式服务器包括：两个以上功能节点、多个柜内天线和多个柜间天线。其中，各功能节点在垂直方向排列，形成服务器机芯；各个柜内天线在垂直方向排列，设置在所述服务器机芯的侧面，并与相对应的功能节点之间形成电连接，相邻的柜内天线形成无线连接。无线信号在所述柜式服务器内部传输时，传输路径由垂直方向排列的柜内天线构成，由于柜内天线设置在服务器机芯的侧面，因此无线信号在传输过程中产生的电磁辐射对所述功能节点的影响较小，减少了电磁辐射对所述功能节点内各种电子设备的影响，提高了所述电子设备的使用寿命，并提高了无线信号的传输质量。
-
公开(公告)号：CN105225676A
公开(公告)日：2016-01-06
申请号：CN201410314629.3
申请日：2014-07-03
Abstract: 本发明的实施例提供一种数据读写方法及装置，涉及通信领域，解决了现有技术中进行读操作后新型存储介质中的数据遭到破坏导致丢失的问题，进而保证了新型存储介质中数据的完整性。该方案包括：接收驱动电流，所述驱动电流用于驱动所述新型存储介质处于可读写状态；从所述新型存储介质中读出第一数据；将所述驱动电流的方向置反；将所述第一数据写回至所述新型存储介质。
-
公开(公告)号：CN105096963A
公开(公告)日：2015-11-25
申请号：CN201410173016.2
申请日：2014-04-25
CPC classification number: G11C11/1675 , G11B5/012 , G11B5/653 , G11B5/656 , G11C11/16 , G11C19/0841
Abstract: 本发明实施例提供一种写装置及磁性存储器，写装置包括：第一驱动端口、第二驱动端口、第一信息存储区、第二信息存储区以及信息缓存区，第一信息存储区与信息缓存区之间存在第一区域，第二信息存储区和信息缓存区之间存在第二区域，第一信息存储区、第二信息存储区和信息缓存区采用第一磁性材料构成，第一区域和第二区域采用第二磁性材料构成，第一磁性材料的磁能高于第二磁性材料的磁能；第一信息存储区，用于向信息缓存区写入第一数据；第二信息存储区，用于向信息缓存区中写入第二数据；信息缓存区，用于缓存从第一信息存储区或第二信息存储区写入的数据，并将缓存的数据写入磁性存储器的一个磁畴中。能够保证磁性存储器的写入的稳定性。
-
公开(公告)号：CN105095122A
公开(公告)日：2015-11-25
申请号：CN201410154996.1
申请日：2014-04-17
Applicant: 华为技术有限公司
IPC: G06F13/16
CPC classification number: G06F13/16
Abstract: 本发明的实施例提供一种控制内存芯片的方法、芯片控制器和内存控制器。该芯片控制器包括：寄存模块，用于寄存单独片选信息；控制模块，用于：接收内存控制器输出的第一片选信号；根据第一片选信号和寄存模块寄存的单独片选信息生成多个单独片选信号，其中多个单独片选信号与多个内存芯片一一对应，第一片选信号用于指示选择多个内存芯片，单独片选信息用于指示单独选择多个内存芯片中的至少一个内存芯片；分别向多个内存芯片输出多个单独片选信号，以便多个内存芯片中的至少一个内存芯片根据内存控制器输出的控制命令信号执行与控制命令信号对应的操作。本发明的实施例能够有效地减少对DRAM系统的传输带宽的占用。
-
公开(公告)号：CN104464758A
公开(公告)日：2015-03-25
申请号：CN201310440053.0
申请日：2013-09-24
IPC: G11B5/39
CPC classification number: G11B5/09 , G11B5/02 , G11B2005/0002 , G11C11/02 , G11C11/15 , G11C11/161 , G11C11/1673 , G11C11/1675 , G11C11/5607 , G11C19/0808 , G11C19/0841
Abstract: 在本发明实施例中提供了一种信息存储装置及方法，该装置包括磁轨道，该磁轨道由多个磁畴组成，每个磁畴划分为至少两个磁性区；写入单元，设置于磁轨道上，通过写入单元在每个磁畴的至少两个磁性区中写入信息；读取单元，设置于磁轨道上，通过读取单元读取在每个磁畴的至少两个磁性区中写入的信息，从而实现了在磁轨道的一个磁畴中写入多个有效信息，增加了磁轨道的存储密度，提升了存储装置的存储容量。
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.045 seconds)
