公开(公告)号：CN111580315B

公开(公告)日：2023-04-04

申请号：CN202010092392.4

申请日：2020-02-14

Applicant: 夏普株式会社

Inventor： 西宫节治 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  山中昌光 ,  原健吾 ,  高畑仁志

IPC: G02F1/1362 ,  H01L27/12

Abstract: 一种有源矩阵基板和具备其的液晶显示装置，有源矩阵基板(10)具备：开关元件(120)，其连接到设置在基板上的栅极线和数据线；像素电极(130)，其与开关元件(120)连接；相对电极(140)，其在俯视时与像素电极(130)重叠；平坦化膜(154)；以及配线(142)。平坦化膜(154)覆盖开关元件(120)，在俯视时与配线(142)重叠的位置形成有贯通平坦化膜(154)的第1接触孔(CH1)。像素电极(130)和相对电极(140)以覆盖平坦化膜(154)的一部分的方式配置。在第1接触孔(CH1)中，相对电极控制配线(142)与相对电极(140)连接。

公开(公告)号：CN114678378A

公开(公告)日：2022-06-28

申请号：CN202111578917.6

申请日：2021-12-22

Applicant: 夏普株式会社

Inventor： 高畑仁志 ,  菊池哲郎 ,  原健吾 ,  西宫节治 ,  铃木正彦 ,  大东彻

IPC: H01L27/12 ,  H01L21/84

Abstract: 提供一种有源矩阵基板，具备具有顶栅结构并且特性相互不同的多个氧化物半导体TFT。有源矩阵基板具备第1TFT和第2TFT，各TFT的氧化物半导体层包含高电阻区域和低电阻区域，高电阻区域包含在从基板的法线方向观看时与栅极电极重叠的沟道区域以及与栅极绝缘层重叠而与栅极电极不重叠的偏移区域，低电阻区域包含源极接触区域、漏极接触区域以及介于这些接触区域与高电阻区域之间的介设区域，第1TFT的栅极绝缘层包含第1绝缘膜和配置在第1绝缘膜上的第2绝缘膜，第2TFT的栅极绝缘层包含第2绝缘膜而不包含第1绝缘膜，第1TFT的偏移区域的沟道长度方向的合计长度L1大于第2TFT的偏移区域的沟道长度方向的合计长度L2。

公开(公告)号：CN110494798B

公开(公告)日：2022-03-08

申请号：CN201880022067.1

申请日：2018-03-26

Applicant: 夏普株式会社

Inventor： 北川英树 ,  今井元 ,  伊藤俊克 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  原健吾 ,  西宫节治 ,  大东彻

IPC: G02F1/1368 ,  G09F9/30

Abstract: 提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。

公开(公告)号：CN109786468A

公开(公告)日：2019-05-21

申请号：CN201811344315.2

申请日：2018-11-13

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/1054 ,  H01L29/78648

Abstract: 提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。半导体装置具备氧化物半导体TFT，氧化物半导体TFT具有：氧化物半导体层，其具有包含沟道氧化物半导体层和保护氧化物半导体层的层叠结构，沟道氧化物半导体层配置在比保护氧化物半导体层靠基板侧；上部栅极电极，其隔着上部绝缘层配置在氧化物半导体层的一部分上；层间绝缘层，其覆盖氧化物半导体层和上部栅极电极；以及第1和第2电极，其电连接到氧化物半导体层，还具有至少贯通层间绝缘层和保护氧化物半导体层并且使沟道氧化物半导体层的一部分露出的第1开口部，第1电极配置在层间绝缘层上和第1开口部内，在第1开口部内与沟道氧化物半导体层的一部分直接接触。

公开(公告)号：CN109599435A

公开(公告)日：2019-04-09

申请号：CN201811148550.2

申请日：2018-09-29

Applicant: 夏普株式会社

Inventor： 原健吾 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  西宫节治 ,  上田辉幸

IPC: H01L29/423 ,  H01L29/786

Abstract: 提供一种薄膜晶体管，进一步增大漏极电流。TFT(10)具备：沟道部(15)，其包括半导体材料；源极电极(13)，其连接到沟道部(15)的一端侧；漏极电极(14)，其连接到沟道部(15)的另一端侧；上层侧栅极电极(11)，其在沟道部(15)的上层侧以与沟道部(15)重叠的方式配置；下层侧栅极电极(12)，其在沟道部(15)的下层侧以与沟道部(15)重叠的方式配置；上层侧栅极绝缘膜(16)，其配置为介于上层侧栅极电极(11)与沟道部(15)之间；以及下层侧栅极绝缘膜(17)，其配置为介于下层侧栅极电极(12)与沟道部(15)之间，其膜厚(T1)与上层侧栅极绝缘膜(16)相比相对较大。

公开(公告)号：CN104662470A

公开(公告)日：2015-05-27

申请号：CN201380049023.5

申请日：2013-09-13

Applicant: 夏普株式会社

Inventor： 高西雄大 ,  菊池哲郎 ,  原义仁

IPC: G02F1/1343 ,  G02F1/1368

CPC classification number: H01L27/1225 ,  G02F1/133345 ,  G02F1/13439 ,  G02F1/136227 ,  G02F1/1368 ,  G02F2001/134372 ,  H01L27/1237

Abstract: 本发明的目的在于提供能够提高防湿性和抗蚀剂涂敷性并且能够抑制液晶分子的取向紊乱的产生的液晶显示器。本发明的液晶显示器包括有机绝缘膜(18)、上述有机绝缘膜(18)上的透明电极(19)和上述透明电极(19)上的层间绝缘膜(20)，上述透明电极(19)具有被实施等离子体处理后的表面，上述有机绝缘膜(18)从上述透明电极(19)的端部(19a)在垂直方向上被削去，在上述端部(19a)下具有台阶部(18a)，上述透明电极(19)不从上述台阶部(18a)向侧方突出，上述台阶部(18a)的高度(h)为20nm以下。

公开(公告)号：CN102884633B

公开(公告)日：2013-11-13

申请号：CN201180022959.X

申请日：2011-01-25

Applicant: 夏普株式会社

Inventor： 山崎周郎 ,  田中信也 ,  菊池哲郎 ,  嶋田纯也

IPC: H01L29/786 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088

CPC classification number: H05K1/18 ,  G02F1/13454 ,  H01L27/1225 ,  H01L27/1251 ,  H05K7/00

Abstract: 本发明提供一种电路面积被缩小化后的电路基板和具备该电路基板且被窄边框化的显示装置。本发明的电路基板具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，该第一半导体层与该第二半导体层包括同一材料，该第一漏极电极或第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。

公开(公告)号：CN102859605A

公开(公告)日：2013-01-02

申请号：CN201180020790.4

申请日：2011-01-21

Applicant: 夏普株式会社

Inventor： 堀内智 ,  吉田昌弘 ,  山田崇晴 ,  小笠原功 ,  田中信也 ,  菊池哲郎

IPC: G11C19/28 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00 ,  H01L21/336 ,  H01L29/786

CPC classification number: G11C19/28 ,  G09G3/3677 ,  G09G2310/0286 ,  G11C19/184 ,  H01L27/124 ,  H01L27/1255 ,  H01L29/7869

Abstract: 具备与移位寄存段的第1晶体管具备的2个源极/漏极电极(Tr4s、Tr4d)中的至少一方在与上述第1晶体管的栅极电极(Tr4g)相反的一侧在膜厚方向相对的电容电极(CAPm)。电容电极(CAPm)和与电容电极(CAPm)相对的任一方源极/漏极电极(Tr4s、Tr4d)中的任一方与移位寄存段的输出晶体管的控制电极电连接。

公开(公告)号：CN102822981A

公开(公告)日：2012-12-12

申请号：CN201180017085.9

申请日：2011-01-17

Applicant: 夏普株式会社

Inventor： 村井淳人 ,  田中信也 ,  北川英树 ,  今井元 ,  今出光则 ,  菊池哲郎 ,  森本一典 ,  嶋田纯也 ,  西村淳

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/08 ,  H01L27/088 ,  H01L27/146

Abstract: 本发明的电路基板（1）包括与二维排列的像素对应或者与上述像素的规定数量的一组对应地设置于同一绝缘性基板（2）上的多个晶体管元件。该多个晶体管元件的至少一个是包括氧化物半导体作为沟道层（11）的氧化物TFT（10），至少另一个是包括例如非晶硅半导体作为沟道层（21）的a-SiTFT（20）。氧化物TFT（10）和a-SiTFT（20）均是底部栅极型的晶体管。

公开(公告)号：CN102483889A

公开(公告)日：2012-05-30

申请号：CN201080039896.4

申请日：2010-05-21

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  田中信也 ,  岛田纯也 ,  山崎周郎

IPC: G09F9/30 ,  G02F1/1368 ,  H01L51/50

CPC classification number: H01L27/3276 ,  G02F1/133553 ,  G02F1/13452 ,  G02F1/13454 ,  G02F1/13458 ,  G02F2001/13629 ,  H01L27/124

Abstract: 第2干配线(17c)由作为与第1干配线(17a)不同的层的反射像素电极层形成，并且沿着相邻的第1干配线(17a)的长度方向形成。因此，在单片地形成有栅极驱动电路(15)及其配线(17a、17b、17c、18)的TFT阵列基板(1)中，可以实现能够缩小形成栅极驱动电路(15)及其配线(17a、17b、17c、18)的边框部的宽度的TFT阵列基板(1)。