-
公开(公告)号：CN106960852B
公开(公告)日：2021-01-29
申请号：CN201710128147.2
申请日：2017-03-06
申请人： 北京世纪金光半导体有限公司
IPC分类号： H01L27/144 , H01L31/107
摘要： 本发明公开了具有漂移沟道的紫外雪崩光电二极管探测器，该探测器的每个器件单元从上至下依次包括CE电极、SiO2层、N‑CHANNEL、P‑well或N‑well、衬底和背面电极；CE电极嵌入在SiO2层的中心；P‑well或N‑well由对称设置在器件单元左右两侧的两部分构成；N‑CHANNEL设在SiO2层下方，两部分P‑well或N‑well的上方；N‑CHANNEL的上部中心设置有点状雪崩二极管，点状雪崩二极管与CE电极电连通；SiO2层上由内到外依次设置有内漂移环、外漂移环和接地GND，接地GND与P‑well或N‑well电连通。本申请的探测器在雪崩倍增高场区域比较小的同时保证大面积的光探测区域，提高了量子效率；减小雪崩区域的面积，有助于减小暗电流和暗激发，同时对于晶片质量和缺陷的容忍度提高，防止了大面积雪崩倍增高场区在缺陷位置的提前击穿。
-
公开(公告)号：CN112010311A
公开(公告)日：2020-12-01
申请号：CN202010517169.X
申请日：2020-06-09
申请人： 北京世纪金光半导体有限公司
IPC分类号： C01B32/984
摘要： 本发明涉及一种用于碳化硅粉料合成的预制料处理方法，包括：配料工序、料块预备、装配工序、混料工序、取料及保存工序。本专利技术和现有技术相比，其实质性特点和进步有两方面：1.运用高纯碳化硅晶锭的切割块作为磨料球，有效搅拌用于碳化硅粉料合成的原料，提高混料效率和均匀性。对于较大尺寸的原料，随磨料球数量的调整，可起到一定的破碎作用。2.对预制硅源和碳源进行按一定的配料时，引入扩散性较强的气体（如乙醇、氦气、氮气、氢气等），以利用气体填充度调整合成过程中所需的氮含量。
-
公开(公告)号：CN111725291A
公开(公告)日：2020-09-29
申请号：CN201810613402.7
申请日：2018-06-14
申请人： 北京世纪金光半导体有限公司
IPC分类号： H01L29/06
摘要： 本发明公开了JTE内嵌多沟槽复合终端结构功率器件及制作方法；自上而下依次层叠设置有P型区、外延层、衬底层和阴极，阳极设置在P型区；在外延层的上方设置有P+区和JTE，所述P+区和所述JTE的一端连接；所述JTE顶部设置有若干个沟槽环，所述沟槽环中填有High-K介质。本申请的新型复合终端耐压结构工艺简单，对JTE浓度敏感性降低，同时能提高器件终端的耐压能力和减少所需耐压终端的芯片面积；同时终端的N型抗浪涌电流增强层Surge layer在正向导通时大的浪涌电流下还能起到分流作用，增强器件的抗浪涌电流能力。
-
公开(公告)号：CN111653626A
公开(公告)日：2020-09-11
申请号：CN201810494560.5
申请日：2018-05-22
申请人： 北京世纪金光半导体有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/329
摘要： 本发明公开了一种具有深沟槽和侧壁注入的碳化硅超结SBD器件元胞结构，所述元胞结构的N-外延层中设置有若干个深沟槽，深沟槽的侧壁及底部注入或二次外延工艺构造一圈P Plus，然后在深沟槽的底部填入High-K介质或SiO2，然后上部的其余部分中填入P型掺杂的多晶硅或金属，并与肖特基区的肖特基接触金属相连，填充的金属部分与侧壁也构成肖特基接触。本申请通过在碳化硅SBD器件元胞中结合深沟槽结构和与其相连P Plus结构，构造出一种新颖的超结器件，能避免传统超结结构的深注入或多次外延工艺的难度，进一步降低器件正向导通损耗，增强SBD器件的耐压能力，可靠性和抗干扰能力。
-
公开(公告)号：CN108122995A
公开(公告)日：2018-06-05
申请号：CN201711336841.X
申请日：2017-12-14
申请人： 北京世纪金光半导体有限公司
IPC分类号： H01L29/872 , H01L29/45 , H01L29/47 , H01L21/329
摘要： 本发明公开了一种沟槽型双势垒肖特基二极管及其制备方法，该肖特基二极管的有源区为沟槽结构，台面顶部的势垒调制层的离子注入浓度高于沟道和漂移层的浓度；有源区凹槽的深度为dt,宽度为Wt；台面宽度为Wm，p+区的结深为dp；其中，Wt大于1μm，Wm大于0.5μm，dt大于0.5μm，dp大于0.5μm。本发明利用镜像力势垒降低的方法在台面上形成低势垒肖特基接触，在台面侧壁形成常规势垒的肖特基接触，增加导电通道。沟槽底部进行p+掺杂并进行欧姆接触，形成并联的pn二极管，增强器件的浪涌能力，同时屏蔽肖特基导电沟道，增加器件的耐压能力和耐高温能力。本发明的SiC肖特基二极管能够降低器件的势垒，同时保持优越的耐高压、高温特性和浪涌能力。
-
公开(公告)号：CN105922465B
公开(公告)日：2018-05-04
申请号：CN201610266735.8
申请日：2016-04-26
申请人： 北京世纪金光半导体有限公司
发明人： 王锡铭
摘要： 本发明公开了一种砂浆切割大尺寸碳化硅体的方法，该方法包括如下步骤：1）选用粒径在2‑8微米的金刚石颗粒与冷却液混合成砂浆，其中，金刚石颗粒的质量占砂浆总质量的3‑50%，砂浆的粘度在0.1‑0.6dpa.s；2）将砂浆倒入池中，直径在6英寸以上的碳化硅单晶体浸入砂浆中，利用装有切割线的切割设备对碳化硅单晶进行切割。本发明的方法利用切割线，在混有金刚石颗粒的砂浆池中对碳化硅单晶体进行切割，砂浆中的金刚石颗粒粒径更小，晶体损耗更少，切割效率更高。
-
公开(公告)号：CN107706096A
公开(公告)日：2018-02-16
申请号：CN201711063523.0
申请日：2017-11-02
申请人： 北京世纪金光半导体有限公司
CPC分类号： H01L21/0485 , H01L29/45
摘要： 本发明公开了一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品，该方法为：假设原来设计需要减薄掉目标值为A，首先采用金刚石砂轮研磨减薄掉厚度C，然后采用深孔刻蚀在背面蚀刻出均匀间隔的深孔阵列，孔的深度约为B；其中，A＝B+C；在完成背面减薄和深孔刻蚀后制备欧姆接触，其方法为：先背面高浓度离子注入，然后通过紫外激光激活退火激活所注入离子，再蒸发或溅射金属形成欧姆接触；或者不做背面离子注入，直接蒸发或溅射一层金属Ni或Ni与其他金属的合金，然后通过RTA或紫外激光退火使金属与背面的SiC间直接形成欧姆接触。本申请通过结合背面研磨、背面深孔刻蚀和RTA或紫外激光退火工艺,可以减少金刚石砂轮的耗量，降低工艺成本。
-
公开(公告)号：CN107649785A
公开(公告)日：2018-02-02
申请号：CN201710868561.7
申请日：2017-09-22
申请人： 北京世纪金光半导体有限公司
IPC分类号： B23K26/36 , B23K26/402 , H01L21/78
CPC分类号： B23K26/36 , B23K26/402 , H01L21/78
摘要： 本发明提供一种晶圆减薄方法及装置，该方法包括：在晶圆的一侧加工制作若干芯片，得到待减薄的第一半导体晶圆；通过激光源从第一半导体晶圆的半导体衬底上切割掉预设厚度的第三半导体晶圆，得到减薄的第二半导体晶圆。本发明通过激光源在半导体衬底内部一定深度处形成灼伤面。在灼伤面处将半导体衬底剥离为上下两部分，实现对半导体衬底减薄，降低半导体芯片的电阻和热阻，避免采用研磨盘对半导体衬底研磨减薄，直接从半导体衬底上切割掉预设厚度的晶圆，提高切割效率，切割下来的晶圆能被重复利用。切割下来的晶圆可再次作为衬底晶圆来制作半导体芯片，也可作为籽晶生长获得晶锭，晶锭又能切割为多个能制作芯片的晶圆，降低生产成本，提高产能。
-
公开(公告)号：CN106816437A
公开(公告)日：2017-06-09
申请号：CN201710129027.4
申请日：2017-03-06
申请人： 北京世纪金光半导体有限公司
CPC分类号： H01L27/0623 , H01L21/8213
摘要： 本发明公开了一种集成电流传感器的SiC晶体管器件，所述SiC晶体管器件的源极一侧、有源区内按设定比例均匀选取若干个原胞作为源传感器，其他的原胞作为器件源极的原胞，即主原胞；同时采用源极的多层布线方式使源极压块金属与所述源传感器的压块金属处于一个平面上；所述源传感器的栅极与SiC晶体管器件的栅极都是相连的，共用栅极压块金属，并且共用漏极。本申请不仅可以实时地监控芯片的电流，而且能够全面地反应整个芯片内的电流状况；可以得到实时的、非常准确的数据；以利于系统进行及时的控制保护。
-
公开(公告)号：CN106783851A
公开(公告)日：2017-05-31
申请号：CN201710038085.6
申请日：2017-01-19
申请人： 北京世纪金光半导体有限公司
发明人： 倪炜江
IPC分类号： H01L27/07 , H01L29/10 , H01L29/78 , H01L29/808 , H01L21/8232
CPC分类号： H01L27/0705 , H01L21/8232 , H01L29/1058 , H01L29/78 , H01L29/808 , H01L29/8083
摘要： 本发明公开了集成肖特基二极管的SiC JFET(结型场效应晶体管)器件，其有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n‑漂移层、左右对称设置的两个p+阱层、n沟道层、n沟道层两侧左右对称设置的两个p+区、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，栅极设置在原胞结构左右两侧的中部p+区上方，肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方无肖特基接触。本申请提出了集LJFET与VJFET于一体的，并且集成了肖特基二极管的SiC JFET器件，并提供了制作方法。
-
-
-
-
-
-
-
-
-
搜索结果
139 条记录 (耗时 0.045 秒)
