一种提高栅氧可靠性的MOSFET器件及制备方法

    公开(公告)号:CN115911092A

    公开(公告)日:2023-04-04

    申请号:CN202211390761.3

    申请日:2022-11-07

    摘要: 本发明提供了一种提高栅氧可靠性的MOSFET器件及制备方法,通过在JFET区的两侧形成第一掺杂区域,在所述JFET区背离所述衬底的一侧形成第二掺杂区域,即JFET区上方的栅氧化层是与第二掺杂区域接触的,由于栅氧化层内的电场强度和相接触的第二掺杂区域界面处的电场强度正相关,那么通过第二掺杂区域可进一步降低半导体界面处的电场强度,在漏极加反向高压时第一掺杂区域、第二掺杂区域和外延层会形成空间电荷区,使JFET区夹断,降低与栅氧化层界面的电场,从而起到保护栅氧化层的作用,以此提高MOSFET器件的栅氧可靠性,进而提高MOSFET器件的器件性能。

    一种基于液相生长氮化铝晶体的装置及方法

    公开(公告)号:CN114351255A

    公开(公告)日:2022-04-15

    申请号:CN202111573237.5

    申请日:2021-12-21

    IPC分类号: C30B29/40 C30B23/06

    摘要: 本发明公开了一种基于液相生长氮化铝晶体的装置及方法,该装置包括保温系统,所述保温系统的内部设有坩埚,所述坩埚的外侧设有上加热器和下加热器构成的加热系统,所述坩埚的内侧下部设有通气圆盘,所述通气圆盘的一端通过第二通气管道与所述保温系统的外部连通,所述通气圆盘另一端的上方设有与所述保温系统外部连通的第一通气管道,所述坩埚的顶部设有出气孔,所述坩埚的侧壁设有通气圆环,所述通气圆环与所述第一通气管道连通,所述坩埚的顶部内侧与籽晶托连接。本发明的基于液相生长氮化铝晶体的装置及方法通过组分控制、稳定热场和低应力生长,能降低因应力过大而导致的晶体开裂现象,实现低缺陷、低应力、无开裂的高品质氮化铝晶体制备。

    具有内隔离结构的半导体器件及其制作方法

    公开(公告)号:CN113921615B

    公开(公告)日:2022-03-22

    申请号:CN202111521843.2

    申请日:2021-12-14

    IPC分类号: H01L29/78 H01L29/06 H01L21/04

    摘要: 本申请公开了一种具有内隔离结构的半导体器件及其制作方法,所述半导体器件包括:半导体衬底;设置在所述半导体衬底一侧表面上的外延层,所述外延层具有相对的第一表面和第二表面;所述第一表面包括在第一方向上依次排布的元胞区、过渡区和终端区;所述第一方向平行于所述半导体衬底;设置在所述第一表面上的氧化层,所述氧化层位于所述过渡区;所述氧化层包括在所述第一方向上依次设置的第一栅氧化层和场氧化层;设置在所述第一表面内的主结区,所述主结区包括第一主结区和第二主结区,所述第一主结区和所述第二主结区之间具有隔离结构。可以降低在开关过程中第一栅氧化层附近的分布压降,从而提高器件对高开关速度或高dV/dt的耐受能力。

    一种水性碳化硅晶片研磨液及其制备方法

    公开(公告)号:CN106967386B

    公开(公告)日:2021-01-29

    申请号:CN201710187218.6

    申请日:2017-03-27

    IPC分类号: C09K3/14

    摘要: 本发明公开了一种水性碳化硅晶片研磨液,所述研磨液包括以下重量份的组分:碳化硼微粉8‑35份、添加剂0.1‑3份、PH调节剂0.05‑1份和纯水或去离子水63‑90份。本申请的水性碳化硅晶片研磨液研磨速率高、稳定性能好、使用寿命长、且所加工产品的表面无划痕、平整度较好,并提供其制备方法。

    一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法

    公开(公告)号:CN106876485B

    公开(公告)日:2020-11-10

    申请号:CN201710128665.4

    申请日:2017-03-06

    摘要: 本发明公开了一种集成肖特基二极管的SiC双沟槽型MOSFET器件,该SiC双沟槽型MOSFET器件有源区的原胞结构中设置有两个沟槽,分别是设置在原胞结构中心的栅沟槽和栅沟槽的外围的源沟槽;栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂;在源沟槽底部的中心区域,设置有肖特基接触,形成与源极电连通的肖特基二极管;在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触;两个沟槽的深度都大于所述p基区。本申请采用源和栅双沟槽结构,并且在栅沟槽底部和源沟槽的底部四周进行与漂移区相反导电类型的掺杂,实现对MOS栅的屏蔽,增加栅的可靠性。同时可以屏蔽基区的电场,防止基区的穿通;且集成了具有高浪涌能力的MPS肖特基二极管。

    一种JTE和掩埋FLR复合终端结构功率器件及其制备方法

    公开(公告)号:CN111755497A

    公开(公告)日:2020-10-09

    申请号:CN201810614318.7

    申请日:2018-06-14

    IPC分类号: H01L29/06 H01L21/329

    摘要: 本发明公开了一种功率器件JTE和掩埋FLR复合终端结构及其制作方法。该新型终端结构主要由三种结构组合而成:在N型(或P型)外延耐压层的结终端区域的上层是与外延层相反掺杂的P型层(外延是P型时则为N型),同时在上层P型层中有离散的多个沟槽环,沟槽中填入了SiO2或其他High-K介质;在每个沟槽的正下方还有与外延层相反掺杂的P型环掩埋场限环结构,这些P型环的上部与上层的P型层相连接,由此构造成上层是JTE结构,下层是掩埋场限环FLR的复合结构耐压终端。该复合终端结构工艺简单,对JTE浓度或FLR环宽、间距的工艺偏差以及表面电荷不敏感,同时能大幅提高器件终端的耐压能力和减少所需耐压终端的芯片面积。

    一种Fin沟道结构SiC场效应晶体管器件

    公开(公告)号:CN111627987A

    公开(公告)日:2020-09-04

    申请号:CN202010472711.4

    申请日:2020-05-29

    IPC分类号: H01L29/10 H01L29/78

    摘要: 本发明提供了一种Fin沟道结构SiC场效应晶体管器件,该器件从下到上依次为包括n+SiC衬底,n-漂移层,p阱区,p+区,n+区,以及在器件表面上的栅介质,栅极、源极和底部的漏极,在器件的沟道部分设置有周期性排列的台面,形成Fin台面结构;此外,在所述台面上、台面下以及台面的两个侧壁均设置MOS沟道。本发明通过设置Fin台面结构,使SiC场效应晶体管的沟道密度显著增加,即在保持原胞尺寸和原胞密度不变的前提下,单位芯片面积的沟道宽度显著增加,有效降低了器件的沟道电阻。使整个器件的导通电阻可以得到很大的减少。