公开(公告)号：CN116632043A

公开(公告)日：2023-08-22

申请号：CN202310682543.5

申请日：2023-06-09

申请人： 北京世纪金光半导体有限公司

发明人： 孙博韬 ,  张敬伟 ,  邱艳丽 ,  徐妙玲 ,  林信南 ,  张晨 ,  修德琦 ,  韩丽楠

IPC分类号： H01L29/10 ,  H01L29/06 ,  H01L29/16 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78

摘要： 本申请提供了一种半导体器件的制作方法及半导体器件，该制作方法包括：形成外延层，所述外延层具有相对的第一表面和第二表面；在所述第一表面内形成第一阱区以及沟槽；所述沟槽具有一垂直侧壁，所述第一阱区位于与所述垂直侧壁相邻一侧的第一表面内；基于所述沟槽，在所述沟槽所露出的外延层内形成第二阱区和源区；在所述沟槽内形成栅极结构，所述栅极结构位于所述垂直侧壁的表面上；其中，所述第一阱区与所述栅极结构接触，用于形成第一沟道；所述第二阱区与所述栅极结构接触，用于形成第二沟道；所述源区至少包围所述沟槽栅极的底部。

公开(公告)号：CN115763528A

公开(公告)日：2023-03-07

申请号：CN202211488318.X

申请日：2022-11-25

申请人： 北京世纪金光半导体有限公司

发明人： 孙博韬 ,  修德琦 ,  张敬伟 ,  邱艳丽 ,  徐妙玲 ,  张晨 ,  韩丽楠

IPC分类号： H01L29/06

摘要： 本申请公开了一种功率器件的终端结构及功率器件，该终端结构在传统高掺杂场限环终端结构的基础上，在隔离区叠加阵列排布的多个第一点状结构，使得第一点状结构和隔离区的外延层及隔离区背离衬底的表面的界面态相互耗尽，使得隔离区背离衬底的表面呈自然耗尽的准中性状态，那么，在功率器件不断的开通关断过程中，隔离区背离衬底的表面因呈准中性状态而不参与充放电过程，从而抑制器件应用及可靠性试验中缺陷的生长，提高器件击穿电压的稳定性，并大幅降低隔离区的寄生电容。同时，由于隔离区中第一点状结构和隔离区的第二外延层及隔离区背离衬底的表面的界面态相互耗尽，因此，隔离区在整体上呈低掺杂或准中性状态，从而提高器件击穿电压。

公开(公告)号：CN113707723B

公开(公告)日：2022-02-08

申请号：CN202111244258.2

申请日：2021-10-26

申请人： 北京世纪金光半导体有限公司

发明人： 孙博韬 ,  黎磊 ,  徐妙玲 ,  张晨 ,  邱艳丽 ,  王志超 ,  冯云艳 ,  李天运

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/04

摘要： 本申请公开了一种基于伪沟道的半导体器件及其制作方法，所述半导体器件包括：半导体衬底，具有相对的第一表面和第二表面；设置于所述第一表面的外延层；设置于所述外延层背离所述第一表面内的阱区、第一JFET区和第二JFET区；设置于所述阱区背离所述半导体衬底表面内的源区；其中，所述第一JFET区和所述第二JFET区内均具有多个第一离子注入区；同一JFET区内，多个所述第一离子注入区在第一方向上依次排布；所述第一方向平行于所述半导体衬底，且垂直于所述第一JFET区和所述第二JFET区的连线方向。应用本发明提供的技术方案，通过在JFET区内依次注入B离子，可以有效降低JFET表面的电场，防止器件失效，同时还可以提高器件的导通电流能力。

公开(公告)号：CN113707723A

公开(公告)日：2021-11-26

申请号：CN202111244258.2

申请日：2021-10-26

申请人： 北京世纪金光半导体有限公司

发明人： 孙博韬 ,  黎磊 ,  徐妙玲 ,  张晨 ,  邱艳丽 ,  王志超 ,  冯云艳 ,  李天运

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/04

摘要： 本申请公开了一种基于伪沟道的半导体器件及其制作方法，所述半导体器件包括：半导体衬底，具有相对的第一表面和第二表面；设置于所述第一表面的外延层；设置于所述外延层背离所述第一表面内的阱区、第一JFET区和第二JFET区；设置于所述阱区背离所述半导体衬底表面内的源区；其中，所述第一JFET区和所述第二JFET区内均具有多个第一离子注入区；同一JFET区内，多个所述第一离子注入区在第一方向上依次排布；所述第一方向平行于所述半导体衬底，且垂直于所述第一JFET区和所述第二JFET区的连线方向。应用本发明提供的技术方案，通过在JFET区内依次注入B离子，可以有效降低JFET表面的电场，防止器件失效，同时还可以提高器件的导通电流能力。

公开(公告)号：CN108198857A

公开(公告)日：2018-06-22

申请号：CN201711459799.0

申请日：2017-12-28

申请人： 北京世纪金光半导体有限公司

发明人： 袁俊 ,  徐妙玲 ,  倪炜江 ,  黄兴 ,  耿伟 ,  孙安信

IPC分类号： H01L29/47 ,  H01L29/78

摘要： 本发明公开了一种集成凸块状肖特基二极管的碳化硅MOSFET器件元胞结构，所述碳化硅MOSFET器件元胞结构之间集成了凸块状肖特基二极管，并且所述凸块状肖特基二极管两侧的MOSFET元胞P-well区边缘设置有P-Plus的深注入区将凸块状肖特基二极管环绕在中间保护起来。本申请通过在MOSFET元胞之间集成了凸块状肖特基二极管，在器件工作时，起续流二极管的作用，提高了电路工作的效率与可靠性，降低了电路制作成本。而凸块状肖特基二极管在受到反向电压时，两侧MOSFET的深P-Plus区会把肖特基凸块区域完全掩蔽，从而使凸块SBD能承受更高的耐压，实现高压大电流的器件优化设计。

公开(公告)号：CN113707722B

公开(公告)日：2022-02-18

申请号：CN202111244067.6

申请日：2021-10-26

申请人： 北京世纪金光半导体有限公司

发明人： 孙博韬 ,  徐妙玲 ,  孙安信 ,  黎磊 ,  张晨 ,  邱艳丽 ,  冯云艳 ,  王志超 ,  李天运

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/04

摘要： 本申请公开了一种基于自对准的半导体器件及其制作方法，所述半导体器件包括：半导体衬底，具有相对的第一表面和第二表面；设置于所述第一表面的外延层；设置于所述外延层内的第一阱区和第二阱区；设置于所述外延层内的JFET层，所述JFET层包括：第一JFET层和第二JFET层；设置于所述第一阱区朝向所述半导体衬底一侧表面的第一电流扩展层；设置于所述第二阱区朝向所述半导体衬底一侧表面的第二电流扩展层。本方案提出一种新型的电流扩展层掺杂及JFET掺杂与P阱的自对准实现方法，可以同时兼顾JFET电阻及沟道电阻的降低及反向击穿电压的保持及阈值稳定性，实现电流扩展层的更高掺杂及JFET层的更均匀掺杂，从而进一步降低导通电阻。

公开(公告)号：CN108063167A

公开(公告)日：2018-05-22

申请号：CN201810059253.4

申请日：2018-01-22

申请人： 北京世纪金光半导体有限公司

发明人： 袁俊 ,  徐妙玲

IPC分类号： H01L29/872 ,  H01L29/24

摘要： 本发明公开了一种具有多级沟槽的碳化硅SBD器件元胞结构，所述元胞结构的N‑外延层中刻蚀有若干从上到下宽度依次递减的多级深沟槽；所述多级深沟槽的底部及侧壁通过一定角度的P‑Plus注入形成一圈P‑Plus结构，然后在多级深沟槽中填入绝缘介质、多晶硅或金属，当填充物为所述多晶硅或金属时，多晶硅或金属与肖特基区的肖特基接触金属相连。本申请通过在碳化硅SBD器件元胞中设置从上到下宽度依次递减的多级深沟槽结构和与其相连P Plus结构，构造出一种新颖的沟槽式SBD器件，能避免器件设计时单一宽度的沟槽结构导致的器件正向导通阻抗与肖特基区耐压及表面电场可靠性之间的矛盾，进一步增强SBD器件的耐压能力的同时保持较低的正向导通阻抗。

公开(公告)号：CN106960852A

公开(公告)日：2017-07-18

申请号：CN201710128147.2

申请日：2017-03-06

申请人： 北京世纪金光半导体有限公司

发明人： 袁俊 ,  倪炜江 ,  张敬伟 ,  李明山 ,  牛喜平 ,  徐妙玲 ,  胡羽中

IPC分类号： H01L27/144 ,  H01L31/107

CPC分类号： H01L27/1443 ,  H01L27/1446 ,  H01L31/107

摘要： 本发明公开了具有漂移沟道的紫外雪崩光电二极管探测器，该探测器的每个器件单元从上至下依次包括CE电极、SiO2层、N‑CHANNEL、P‑well或N‑well、衬底和背面电极；CE电极嵌入在SiO2层的中心；P‑well或N‑well由对称设置在器件单元左右两侧的两部分构成；N‑CHANNEL设在SiO2层下方，两部分P‑well或N‑well的上方；N‑CHANNEL的上部中心设置有点状雪崩二极管，点状雪崩二极管与CE电极电连通；SiO2层上由内到外依次设置有内漂移环、外漂移环和接地GND，接地GND与P‑well或N‑well电连通。本申请的探测器在雪崩倍增高场区域比较小的同时保证大面积的光探测区域，提高了量子效率；减小雪崩区域的面积，有助于减小暗电流和暗激发，同时对于晶片质量和缺陷的容忍度提高，防止了大面积雪崩倍增高场区在缺陷位置的提前击穿。

公开(公告)号：CN106910774A

公开(公告)日：2017-06-30

申请号：CN201710128637.2

申请日：2017-03-06

申请人： 北京世纪金光半导体有限公司

发明人： 袁俊 ,  倪炜江 ,  张敬伟 ,  李明山 ,  牛喜平 ,  徐妙玲 ,  孙安信

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L29/06

CPC分类号： H01L29/78 ,  H01L29/0611 ,  H01L29/4236 ,  H01L29/66477

摘要： 本发明公开了一种圆弧角U形槽栅结构的碳化硅功率MOSFET器件，所述碳化硅功率MOSFET器件的U型沟槽底部及四周底角设置有一层SOD涂层。本申请在U形沟槽刻蚀和长栅极氧化层之后，添加了SOD(Spin‑on‑Dielectric)工艺技术，采用适量的SOD光阻材料通过旋涂的方式，在U沟槽底部角落处形成薄层的圆滑的Low‑k介质层或者SiO2层，然后再制作多晶硅栅极，以减缓器件在U形沟槽栅极底部附近栅极氧化层的提前击穿。器件栅极沟道底部比现有器件多了一薄层的SiO2层或者其他Low‑k介质层，沟槽底部更加圆滑同时整体的氧化或绝缘介质层也比侧壁的栅氧更厚，使得其抗强电场能力更好，增强了器件的耐压和可靠性。

公开(公告)号：CN106784054A

公开(公告)日：2017-05-31

申请号：CN201710128164.6

申请日：2017-03-06

申请人： 北京世纪金光半导体有限公司

发明人： 袁俊 ,  倪炜江 ,  张敬伟 ,  李明山 ,  牛喜平 ,  季莎 ,  徐妙玲

IPC分类号： H01L31/0224 ,  H01L31/0312 ,  H01L31/0352 ,  H01L31/107 ,  G01J1/42

CPC分类号： H01L31/107 ,  G01J1/42 ,  H01L31/022408 ,  H01L31/022475 ,  H01L31/0312 ,  H01L31/03529

摘要： 本发明公开了一种紫外雪崩光电二极管探测器，所述探测器的每个器件单元从上至下依次包括CE电极、SiO2层、P‑well或N‑well、衬底和背面电极；其中，所述P‑well或N‑well的上部中心设置有点状雪崩二极管，所述点状雪崩二极管与所述CE电极电连通；所述SiO2层的外围周向设置有接地GND。本申请采用宽禁带半导体材料来制作，雪崩区与光子收集区域分开，雪崩倍增结区较小，能制作出比较低雪崩电压的器件，雪崩区域电场均匀性可控性好；同时在雪崩倍增高场区域比较小的同时保证大面积的光探测区域，提高了量子效率；减小雪崩区域的面积，有助于减小暗电流和暗激发，同时对于晶片质量和缺陷的容忍度提高，防止了大面积雪崩倍增高场区在缺陷位置的提前击穿。