-
公开(公告)号：CN103325788B
公开(公告)日：2016-03-23
申请号：CN201310242397.0
申请日：2013-06-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11
Abstract: 本发明提供一种八晶体管静态随机存储器单元，至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管、第四NMOS晶体管第五NMOS晶体管及第六NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。
-
公开(公告)号：CN104795101A
公开(公告)日：2015-07-22
申请号：CN201510232640.X
申请日：2015-05-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/413
Abstract: 本发明提出了一种半刷新机制的双端口静态随机存储器单元，至少包括：单稳态锁存器及连接于所述单稳态锁存器的传输门；单稳态锁存器包括上拉管及下拉管；传输门包括第一获取管、第二获取管、第三获取管及第四获取管。本发明相对传统双端口静态随机存储器单元而言，其单元晶体管数量较少，从而可以提高双端口静态随机存储器单元密度；相对传统动态随机存储器单元而言，可以减少刷新次数；本单元不要求上拉管与下拉管之间尺寸匹配，只需要第一获取管与第三获取管匹配，第二获取管与第四获取管匹配即可，这样可以有利于减少先进工艺下由于单元内部晶体管尺寸失配而造成电学性能下降问题；另外，其工艺与传统普通CMOS逻辑工艺相兼容，故可以降低成本。
-
公开(公告)号：CN104409503A
公开(公告)日：2015-03-11
申请号：CN201410674653.8
申请日：2014-11-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
CPC classification number: H01L29/78 , H01L29/0684 , H01L29/42356
Abstract: 本发明提出了一种多叉指栅极结构MOSFET的版图设计，包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区及漏区，体接触区为第一多叉指栅极结构及第二多叉指栅极结构共用。通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容。相比较普通的体接触器件，其有源区的利用率高，在相同总的栅宽条件下，体接触区域面积减小了一半，可以集成度提高。因为中间体区为两侧有源区公用，金属连线所占面积降低，可以降低寄生电容。在不增加布线难度的情况下实现两侧栅极的并联，减小了栅极电阻。在不增加布线难度的情况下实现两侧漏极的并联，减小了漏极电阻。器件版图结构该设计方法在射频电路领域具有一定的应用价值。
-
公开(公告)号：CN104362174A
公开(公告)日：2015-02-18
申请号：CN201410675314.1
申请日：2014-11-21
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7831 , H01L29/0684 , H01L29/4232
Abstract: 本发明提出了一种SOI动态阈值晶体管，包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区、漏区及第一接触孔；栅极通过第一接触孔与体接触区相连接。通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容，同时，采用多边连接的方式，可以实现较低的栅电阻。当器件处于截止状态时，器件阈值较高，泄露电流低，当器件处于开启状态时，由于体效应的影响，器件阈值电压降低，电流增大。因此器件可以具有陡峭的亚阈值斜率和较大的饱和电流，同时，器件工作电压低，十分适用于低功耗应用。采用本发明的设计方法，可以改善寄生电阻电容，在射频应用领域具有一定的应用价值。
-
公开(公告)号：CN102800590B
公开(公告)日：2014-09-10
申请号：CN201210304149.X
申请日：2012-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L21/266 , H01L29/737
CPC classification number: H01L29/7378 , H01L29/66242
Abstract: 本发明提出了一种基于SOI的SiGe-HBT晶体管的制备方法，该制备方法通过在基于SOI的SiGe-HBT工艺流程中增加使用一个特定的光刻版，将外基区注入限定在指定的区域，有效解决了薄膜SOI上（小于等于150nm）的SiGeBJT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。同时，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。此外，该制备工艺简单，易于实现。
-
Patent Agency Ranking
公开(公告)号：CN103325788A
公开(公告)日：2013-09-25
申请号：CN201310242397.0
申请日：2013-06-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11
Abstract: 本发明提供一种八晶体管静态随机存储器单元，至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管、第四NMOS晶体管第五NMOS晶体管及第六NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。
-
公开(公告)号：CN103311250A
公开(公告)日：2013-09-18
申请号：CN201310196617.0
申请日：2013-05-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11
Abstract: 本发明提供一种六晶体管静态随机存储器单元，所述存储器单元至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管及第四NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。
-
公开(公告)号：CN101976283B
公开(公告)日：2012-12-19
申请号：CN201010515128.3
申请日：2010-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
CPC classification number: G01R31/2628 , G01R31/2603 , G06F17/5036
Abstract: 本发明公开了一种BSIMSOI4直流模型参数的确定方法，该方法通过提供若干不同尺寸的体引出结构MOSFET器件和浮体结构MOSFET器件；测量所有体引出结构MOSFET器件的Id-Vg-Vp、Id/Ip-Vd-Vg、Ig-Vg-Vd、Ig-Vp、Ip-Vg-Vd、Is/Id-Vp及Id/Ip-Vp-Vd特性，以及所有浮体结构MOSFET器件的Id-Vg-Vp、Id-Vd-Vg及Ig-Vg-Vd特性；并获取各个体引出结构MOSFET器件和浮体结构MOSFET器件的无自热效应的电学特性曲线；然后依次按照特定步骤提取BSIMSOI4模型的直流参数。本发明根据模型方程依次选择适当的测试曲线，逐步确定各类参数，从而可准确有效的提取出BSIMSOI4模型的直流参数。
-
公开(公告)号：CN102427067A
公开(公告)日：2012-04-25
申请号：CN201110296940.6
申请日：2011-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/84 , H01L27/12 , G11C11/401 , G11C11/4063
Abstract: 本发明提供一种无电容动态随机存储单元及其制作方法与存储方法，所述存储单元采用两个金属-氧化物-半导体场效应管组合，其中一个具有P型掺杂源区的场效应管作为电荷的提供者和存储者，另一个场效应管则作为存储状态的感知者。本发明的存储单元具有快读读写、长保持时间和高可靠性的特点，制作工艺简单与常规SOICMOS工艺兼容。
-
公开(公告)号：CN102147828A
公开(公告)日：2011-08-10
申请号：CN201110072207.6
申请日：2011-03-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明公开了一种体引出结构的SOI场效应晶体管的等效电学模型及其建模方法，该等效电学模型由内部场效应晶体管和外部场效应晶体管并联组成，其中将所述体引出结构SOI场效应晶体管分为体引出部分和主体部分，内部场效应晶体管代表体引出部分的寄生晶体管，外部场效应晶体管代表主体部分的正常晶体管。本发明提出的等效电学模型完整地包括了体引出结构SOIMOSFET器件物理结构的各个部分，即体引出部分和主体部分对其电学特性的影响，提高了模型对器件电学特性的拟合效果。
-
-
-
-
-
-
-
-
-
Search Results
105
records
(took 0.038 seconds)
