-
公开(公告)号：CN108475231A
公开(公告)日：2018-08-31
申请号：CN201680070340.9
申请日：2016-01-27
Applicant: 华为技术有限公司
IPC: G06F12/02
Abstract: 一种内存访问方法、装置及系统架构，该内存访问方法包括：接收目标处理单元的访问请求，所述访问请求携带所述目标处理单元待访问的目标内存单元的目标标识；建立所述目标处理单元的第一无线收发天线与所述目标标识所标识的目标内存单元的第二无线收发天线之间的第一无线链路；控制所述目标处理单元利用所述第一无线链路与所述目标内存单元之间进行访存请求数据的收发。本发明实施例可以实现处理单元与内存单元之间可重构的无线链路，降低路由复杂度。
-
公开(公告)号：CN105393353B
公开(公告)日：2018-06-15
申请号：CN201480038640.X
申请日：2014-06-30
Applicant: 华为技术有限公司
IPC: H01L25/00
CPC classification number: H01L25/00 , H01L2924/0002 , H01L2924/00
Abstract: 本发明实施例提供了一种3D堆叠器件，包括：第一基板，用于承载计算单元；第二基板，用于承载存储单元；第一天线阵列，位于第一基板上，与计算单元电连接，且指向第二基板，用于发射计算单元输出的数据和/或接收第二天线阵列发射的数据；第二天线阵列，位于第二基板上，与存储单元电连接，且指向第一基板，用于接收第一天线阵列发射的数据和/或接收存储单元输出的数据；调节单元，用于调节第一天线阵列和/或第二天线阵列中的天线的传输参数，以确保计算单元中的内核与存储单元中的存储子单元之间完成数据传输，本发明实施例还提供了一种芯片及通信方法，采用本发明，可提升芯片内部的传输带宽，且传输通路可根据应用需求进行动态分配。
-
公开(公告)号：CN107872409A
公开(公告)日：2018-04-03
申请号：CN201610849008.4
申请日：2016-09-23
Applicant: 华为技术有限公司
IPC: H04L25/03
CPC classification number: H04L25/03 , H04L25/03006
Abstract: 本发明提供一种均衡器，包括奇路处理电路和偶路处理电路，其中，奇路处理电路包括N个处理电路以及第一加法器，偶路处理电路包括N个处理电路以及第二加法器，并且，这N个处理电路中的每一个处理电路均包括一个D触发器和一个转换电路。在N个处理电路中的第i个处理电路中，转换电路的第一输入端连接D触发器的输入端，转换电路的第二输入端连接D触发器的输出端；第i个处理电路中的D触发器的输出端连接第i+1个处理电路中的D触发器的输入端。本发明所提供的均衡器，通过在均衡器的奇路处理电路以及偶路处理电路中分别设置转换电路来对多电平信号进行边沿转换处理，从而降低均衡器的误码率。
-
公开(公告)号：CN105097008B
公开(公告)日：2018-03-09
申请号：CN201410175612.4
申请日：2014-04-28
IPC: G11C11/02
CPC classification number: G11C19/08
Abstract: 本发明实施例提供了一种驱动脉冲的确定方法，包括向磁性存储轨道和读取装置发送第i个驱动脉冲，其中，i是不为0的自然数；确定读取装置在第i个驱动脉冲的驱动下是否读取到一个磁畴的数据；在确定未读取到一个磁畴的数据时，向磁性存储轨道和读取装置发送第i+1个驱动脉冲，第i+1个驱动脉冲的驱动强度比第i个驱动脉冲的驱动强度增加第一预设强度值；确定在第i+1个驱动脉冲的驱动下读取到一个磁畴的数据；确定第i+1个驱动脉冲的驱动强度为磁畴的最小驱动强度。本发明实施例实现了确定驱动所述磁畴移动的最小驱动强度。本发明实施例还提供了一种控制器及磁性存储设备。
-
公开(公告)号：CN104143355B
公开(公告)日：2018-01-23
申请号：CN201310169071.X
申请日：2013-05-09
Applicant: 华为技术有限公司
IPC: G11C11/4063
Abstract: 本发明实施例提供一种刷新动态随机存取存储器的方法和装置，以减小DRAM的刷新开销和减小芯片功耗。所述方法包括：内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令；第一刷新地址计数器接收第一刷新命令后输出第一行地址，以使行地址多路选择器按照第一刷新周期对DRAM对应于第一行地址的存储单元进行刷新，第二刷新地址计数器接收第二刷新命令后输出中间地址，以使行地址多路选择器按照第二刷新周期对DRAM对应于第二行地址的存储单元进行刷新。本发明可以根据存储单元行的数据保持时间不同而采用不同的刷新周期，减小DRAM的刷新开销和芯片功耗。
-
Patent Agency Ranking
公开(公告)号：CN104425707B
公开(公告)日：2017-11-17
申请号：CN201310382143.9
申请日：2013-08-28
Abstract: 本发明实施例公开了一种磁性存储轨道的制备方法，包括：通过刻蚀工艺在硅体上刻蚀出H个第一凹形空间，所述H为大于1的整数；在所述H个第一凹形空间中沉积一层磁性材料，并在沉积所述磁性材料后的第一凹形空间中填满硅材料，以构造硅与磁性材料的组合体；将所述组合体第一面所裸露的磁性材料刻蚀掉或者氧化为绝缘体，以得H个U形磁性存储轨道，其中，所述第一面为所述组合体包括的所述第一凹形空间的开口所在的面。相应地，本发明实施例还提供磁性存储轨道的制备设备和磁性存储轨道。本发明实施例可以提高制造磁性存储轨道的效率。
-
公开(公告)号：CN106406493A
公开(公告)日：2017-02-15
申请号：CN201510460607.2
申请日：2015-07-30
IPC: G06F1/32
Abstract: 一种能降低功耗的电子装置及降低电子装置功耗的方法，所述电子装置包括处理器、易失性内存、及非易失性内存，所述非易失性内存存储第一操作系统，所述电子装置在第一工作模式和第二工作模式下工作；当所述电子装置处于所述第一工作模式时，第二操作系统在所述易失性内存中运行，在所述处理器侦测到所述电子装置达到预设的进入所述第二工作模式的条件时，开启所述非易失性内存，移动所述易失性内存中的非系统数据至所述非易失性内存中，所述非系统数据不包括所述第二操作系统，在所述非系统数据移动完成后，关闭所述易失性内存，在所述非易失性内存中运行所述第一操作系统，使所述电子装置进入所述第二工作模式。从而降低电子装置的功耗。
-
公开(公告)号：CN105469821A
公开(公告)日：2016-04-06
申请号：CN201410255252.9
申请日：2014-06-10
CPC classification number: G11C11/161
Abstract: 本发明公开了隧道磁电阻效应存储装置，包括依次层叠的第一磁头单元、磁化方向可变的轨道自由层和第二磁头单元；第一磁头单元包括依次层叠的第一电极层、磁化方向固定的第一固定层和第一绝缘层；第二磁头单元包括第二电极层；轨道自由层设于第一绝缘层和第二电极层之间，且轨道自由层呈U型，轨道自由层包括多个依次排列的磁畴和位于相邻的两个磁畴之间的磁畴壁；第一磁头单元收容于轨道自由层的U型腔内，或第二磁头单元收容于轨道自由层的U型腔内；第一电极层和第二电极层分别对应连接于外界电压的两端。该存储装置采用三维U型轨道自由层，增加了存储容量，简化了外围电路结构，降低了生产成本和工艺难度。还公开了制备方法，和存储器。
-
公开(公告)号：CN105393504A
公开(公告)日：2016-03-09
申请号：CN201480038267.8
申请日：2014-07-02
Applicant: 华为技术有限公司
IPC: H04L12/70
Abstract: 提供一种计算机系统，包括：物理资源、多个片上网络、可配置互联模块；所述可配置互联模块，用于连接所述物理资源和所述多个片上网络，以及配置所述物理资源与所述多个片上网络的连接关系，所述每个片上网络与所述片上网络连接的物理资源组成一个物理分区。通过在物理资源和片上网络之间增加可配置互联模块，通过可配置互联模块灵活的配置所述物理资源与所述多个片上网络的连接关系，使计算机系统的资源得到合理的利用，提高整个计算机系统的资源利用率。
-
公开(公告)号：CN104575581A
公开(公告)日：2015-04-29
申请号：CN201310496697.1
申请日：2013-10-21
IPC: G11C11/02
CPC classification number: G06F3/0625 , G06F3/0658 , G06F3/0676 , G11C8/16 , G11C11/161 , G11C11/1675 , G11C19/0808 , G11C19/0841
Abstract: 本发明实施例提供一种存储单元、存储器及存储单元控制方法，用于提高存储密度和降低功耗。其中，一种存储单元包括：U型磁性轨道，第一驱动电路，第二驱动电路，第一驱动端口和第二驱动端口；U型磁性轨道包括第一端口，第二端口，第一存储区域和第二存储区域；第一驱动电路用于驱动第一存储区域，第二驱动电路用于驱动第二存储区域；通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第一驱动电路的驱动，第一存储区域内产生电流脉冲，并驱动第一存储区域内的磁畴移动；通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第二驱动电路的驱动，第二存储区域内产生电流脉冲，并驱动第二存储区域内的磁畴移动。
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.04 seconds)
