-
公开(公告)号:CN105760139A
公开(公告)日:2016-07-13
申请号:CN201610081127.X
申请日:2013-06-19
申请人: 英特尔公司
CPC分类号: G06F11/2236 , G06F9/30076 , G06F9/30087 , G06F9/3834 , G06F9/3842 , G06F9/467
摘要: 本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令,产生用于一组架构状态寄存器的检查点,并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作,以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中,响应于第二指令,可选地更新寄存器,和/或可选地更新第二标志。
-
公开(公告)号:CN105589778A
公开(公告)日:2016-05-18
申请号:CN201610018096.3
申请日:2016-01-12
申请人: 浪潮电子信息产业股份有限公司
发明人: 王野
CPC分类号: G06F11/2236 , G06F7/57
摘要: 本发明提供一种linux系统下自动计算CPU浮点运算理论值的方法,涉及服务器系统测试技术,本发明利用shell脚本自动查看相关参数然后进行cpu浮点运算的计算,在运行cpu性能测试的同时执行脚本,之后的计算过程完全自动完成,便可得到该cpu的浮点运算理论值。该方法应用在服务器系统测试阶段的cpu测试中,可以节省人力和时间,提高工作效率和测试准确性。
-
公开(公告)号:CN102752166B
公开(公告)日:2015-03-18
申请号:CN201210176833.4
申请日:2012-05-31
申请人: 华为技术有限公司
IPC分类号: H04L12/26
CPC分类号: G06F11/2236 , G06F11/221 , G06F11/263 , G06F11/2733
摘要: 本发明实施例提供了一种调试方法、芯片、单板及系统,涉及通信领域,可以在不影响硬件布局和软件性能的情况下对没有主控CPU的单板进行调试。所述方法包括:通过以太网口接收数据包,并根据数据包携带的业务标识判断当前业务类型;当判断出当前业务类型为调试业务时,通过总线将所述数据包写入存储器,并通过所述总线向CPU发送中断通知;所述CPU根据所述中断通知,从所述存储器中读取所述数据包,解析出所述数据包中的调试指令,并将调试指令通过协议转换模块发送给ASIC,以使得所述ASIC根据调试指令进行调试,并将调试结果通过所述协议转换模块返回给CPU,所述CPU则将调试结果通过所述总线和所述以太网口返回给终端。
-
公开(公告)号:CN102270165B
公开(公告)日:2014-07-23
申请号:CN201110148949.2
申请日:2011-06-03
申请人: 通用汽车环球科技运作有限责任公司
发明人: O.R.范埃克马霍姆斯 , R.L.舒巴赫 , J.K.托马斯
IPC分类号: G06F11/22
CPC分类号: G06F11/2236
摘要: 本发明涉及可配置的测试套件。具体地,提供了一种用于对包含微处理器的模块进行测试的系统和方法,其中所述微处理器具有编程环境。所述编程环境具有测试数据结构、配置数据结构、和监测数据结构,所述各数据结构中包含数据。至少一个测试数据实例与测试数据结构相关联,至少一个配置数据实例与配置数据结构相关联。配置数据实例是对微处理器的参数进行监测的诊断测试,并且监测数据结构创建测试数据实例,使得各测试数据实例与配置数据实例中的一个相对应。所述程序包括第一控制逻辑,该控制逻辑关联测试数据结构、配置数据结构和监测数据结构作为编程环境的核心基础架构部分的一部分,其中所述程序的核心基础架构部分是静态的。
-
公开(公告)号:CN101689150A
公开(公告)日:2010-03-31
申请号:CN200780053358.9
申请日:2007-06-20
申请人: 富士通株式会社
发明人: 菅竜二
IPC分类号: G06F12/16
CPC分类号: G06F11/1064 , G06F9/30105 , G06F9/30127 , G06F9/30138 , G06F9/3865 , G06F11/2215 , G06F11/2236
摘要: 一种信息处理装置及控制方法,处理装置具有:第1寄存器文件;第2寄存器文件,其保存第1寄存器文件所保存的数据的一部分;运算单元,其使用从第2寄存器文件读出的数据进行运算,并把运算结果作为输出数据进行输出;和指示单元,其发出写入指示及第1和第2发生指示,该写入指示用于指示向第1和第2寄存器文件双方写入输出数据及其错误检测码,该第1和第2发生指示用于指示第1和第2寄存器文件各自的伪故障生成。处理装置还具有:第1控制单元,其在接收到写入指示和第1发生指示时,发出第1生成指示;第1生成单元,其在接收到第1生成指示时,根据输出数据和错误检测码生成第1伪故障数据,并输出给第1寄存器文件;以及同样的第2控制单元和第2生成单元。
-
公开(公告)号:CN100495357C
公开(公告)日:2009-06-03
申请号:CN200710008235.5
申请日:2007-01-25
申请人: 国际商业机器公司
发明人: R·C·柯斯特 , M·W·赖利 , T·戈洛克勒 , N·P·切尔斯特罗姆
IPC分类号: G06F11/36
CPC分类号: G06F11/2236
摘要: 一种方法和装置被公开,其用于在处理器系统的功能单元中注入误差,以及用于观测发生在那些功能单元中的非注入误差。局部误差处理器层提供在局部级的对于所述各种功能单元的误差注入。全局故障隔离寄存器(FIR)层耦合到所述局部误差处理器层,以协调所述处理器系统的所述多个功能单元中的局部误差的处理。软件调试器应用或系统软件与所述全局FIR层通信,以控制误差处理。
-
公开(公告)号:CN101410809A
公开(公告)日:2009-04-15
申请号:CN200780010771.7
申请日:2007-02-26
申请人: 罗伯特.博世有限公司
发明人: A·奥
IPC分类号: G06F11/267
CPC分类号: G06F11/2236
摘要: 本发明涉及到一种用于测试至少一个安装在控制装置上的计算单元(2,3)的方法,其中该控制装置具有装置接口,至少两个具有扫描链(4,5)的计算单元(2,3)。而且至少具有一个存储单元(6,7),所述方法包括下列步骤:该控制装置接口用于载入用于测试第一计算单元(2)的第一测试数据,已经载入的第一测试数据存储在位于第二个计算单元(3)中的,第二计算单元(3)用于把第一计算单元(2)切换到测试模式,在测试模式中可以访问第一计算单元(2)中的第一扫描链(4),第二计算单元(3)用于从第二存储单元(7)中读取第一测试数据,第二计算单元(3)用于通过第一计算单元(2)中的第一扫描链(4)转移已读出的第一测试数据,其中第一扫描链(4)切换为测试模式,由此给第一计算单元(2)提供测试结果数据,已提供的测试结果数据采用第二计算单元(3)进行可靠校验,为了给第一计算单元(2)提供测试结果数据。
-
公开(公告)号:CN1303531C
公开(公告)日:2007-03-07
申请号:CN200410036894.6
申请日:2004-04-21
申请人: 松下电器产业株式会社
IPC分类号: G06F11/22
CPC分类号: G06F11/2236 , G01R31/318385 , G01R31/318392 , G01R31/318547
摘要: 一种半导体设备,包括:其内部具有指令寄存器的处理器;响应测试操作而激活并产生伪随机数的伪随机数发生装置;输入切换装置,用于在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换,从而将数据或伪随机数输出到指令寄存器。将在伪随机数发生装置中产生的伪随机数经过输入切换装置输入指令寄存器,以便执行随机指令,并以与正常操作相同的激活速率来执行随机测试。
-
公开(公告)号:CN1282082C
公开(公告)日:2006-10-25
申请号:CN200410030440.8
申请日:2000-07-12
申请人: 提维股份有限公司
CPC分类号: G06F11/2635 , G06F11/006 , G06F11/2236 , G06F11/2268 , G06F11/2294
摘要: 一种产生安全专用/公用密钥对的电子组件系统,密钥对被用于严格控制对系统的访问。电子组件系统包括:包含多个互连部件的电子电路;连接于电子电路的一个或多个存储器存储装置,其中一个或多个所述存储器存储装置中至少一个包括安全软件;具有内部存储器的安全微处理器;在安全微处理器上的用于接收内部存储器中安全软件的软件接收装置;用于产生包括专用密钥和公用密钥的安全密钥对的密钥产生装置;将专用密钥存储在内部存储器中;将公用密钥发送到外部接收器;以及在发送了公用密钥后禁止对内部存储器作变化的存储器禁止装置。
-
公开(公告)号:CN1834680A
公开(公告)日:2006-09-20
申请号:CN200610073910.8
申请日:2006-03-14
申请人: 因芬尼昂技术弗拉斯有限责任两合公司
发明人: J·豪菲
CPC分类号: G01R31/318511 , G01R31/31704 , G01R31/31724 , G06F11/2236 , G11C5/04 , G11C29/26 , G11C2029/2602
摘要: 一种集成电路,包括:控制单元,用于向所述控制单元提供控制信号的多个控制输入,以及用于禁止至少一个所述控制信号的提供的无效电路。在由所述集成电路接收第一编码的消息之后,可以通过所述无效电路禁止向控制单元提供至少一个所述控制信号。
-
-
-
-
-
-
-
-
-