IGBT器件结构及其制备方法
    1.
    发明公开

    公开(公告)号:CN118016664A

    公开(公告)日:2024-05-10

    申请号:CN202311476679.7

    申请日:2023-11-07

    摘要: 本发明涉及一种IGBT器件结构及其制备方法。IGBT器件结构包括:IGBT器件;PMOS管;PMOS管的漏极与所述IGBT发射极电连接,所述PMOS管的栅极与所述IGBT栅极电连接。本发明的IGBT器件结构中,通过在IGBT器件的IGBT发射极和IGBT栅极之间增设PMOS管,当IGBT器件结构短路发生时,PMOS管的栅极会导通,将IGBT器件的IGBT栅极和IGBT发射极短接,关断IGBT器件,降低电流,不需要降低IGBT器件的电流密度即可保证IGBT器件的短路能力,会降低IGBT器件的导通损耗,可以提高IGBT器件的工作效率。

    IGBT器件结构及其制备方法
    2.
    发明公开

    公开(公告)号:CN117476634A

    公开(公告)日:2024-01-30

    申请号:CN202311474851.5

    申请日:2023-11-07

    摘要: 本发明涉及一种IGBT器件结构及其制备方法。IGBT器件结构包括:电路板;第一芯片,位于电路板上;第一芯片内具有IGBT器件;第二芯片,位于第一芯片的上方;第二芯片包括PMOS管;PMOS管的漏极经由电路板与IGBT发射极电连接,PMOS管的栅极经由电路板与IGBT栅极电连接。本发明的IGBT器件结构,当IGBT器件结构短路发生时,PMOS管的栅极会导通,将IGBT器件的IGBT栅极和IGBT发射极短接,关断IGBT器件,降低电流,不需要降低IGBT器件的电流密度即可保证IGBT器件的短路能力,会降低IGBT器件的导通损耗,可以提高IGBT器件的工作效率。

    一种功率器件及其制备方法

    公开(公告)号:CN117116938B

    公开(公告)日:2024-01-23

    申请号:CN202311381526.4

    申请日:2023-10-24

    摘要: 本发明涉及半导体技术领域,提供一种功率器件及其制备方法,该功率器件包括:IGBT;开关模块,与所述IGBT发射极和栅极连接,用于在所述IGBT短路时将所述IGBT发射极和栅极短接;所述开关模块设置于所述IGBT内部。通过设置开关模块在IGBT处于短路状态时将其发射极和栅极短接,降低电流,保护该功率器件,以解决现有技术中通过Driver IC控制IGBT器件关断降低电流会极大的增加器件的导通损耗,使器件的工作效率降低的问题。

    超结器件及其制作方法和电子器件

    公开(公告)号:CN116153967B

    公开(公告)日:2023-12-22

    申请号:CN202310100028.1

    申请日:2023-02-09

    摘要: 本申请的实施例提出了一种超结器件及其制作方法和电子器件。超结器件包括衬底、第一导电型外延层和复合区域,其中,第一导电型外延层设置在衬底的一侧,第一导电型外延层上形成有多个深沟槽,深沟槽内填充有第二导电型多晶硅;复合区域位于第一导电型外延层,且复合区域设置在第二导电型多晶硅与衬底之间,复合区域注入有氦离子,其中,第一导电型与第二导电型的导电类型相反。根据本申请实施例中的超结器件,在体二极管反向恢复时,由于复合区域的存在,部分载流子会在复合区域先复合减少,然后再通过衬底的作用,缓慢被抽出器件,降低其反向恢复时的尖峰电流,以此改善超结器件的反向恢复特性。

    IGBT器件结构及其制备方法
    5.
    发明公开

    公开(公告)号:CN117199120A

    公开(公告)日:2023-12-08

    申请号:CN202311466901.5

    申请日:2023-11-07

    摘要: 本发明涉及半导体技术领域。本发明涉及一种IGBT器件结构及其制备方法。IGBT器件结构包括:IGBT器件和PNP三极管;PNP三极管的集电极与IGBT发射极电连接,PNP三极管的基极与IGBT栅极电连接。本发明的IGBT器件结构中,通过在IGBT器件的IGBT发射极和IGBT栅极之间增设PNP三极管,当IGBT器件结构短路发生时,PNP三极管会处于放大状态,将IGBT器件的IGBT栅极和IGBT发射极短接,关断IGBT器件,降低电流,不需要降低IGBT器件的电流密度即可保证IGBT器件的短路能力,会降低IGBT器件的导通损耗,提高IGBT器件的工作效率。

    一种反并联二极管的沟槽型IGBT器件及其制作方法

    公开(公告)号:CN117116978A

    公开(公告)日:2023-11-24

    申请号:CN202311310886.5

    申请日:2023-10-10

    摘要: 本发明提供一种反并联二极管的沟槽型IGBT器件及其制作方法,该器件包括半导体层、至少一元胞、第一导电类型阱区及第一/二金属层,半导体层具有含元胞区的第一导电类型漂移层及第二导电类型注入层,元胞位于元胞区且包括沟槽栅、第二导电类型阱区及第一导电类型掺杂区,第一导电类型阱区环绕元胞区且与第一导电类型漂移层及第二导电类型阱区构成PIN二极管,第一金属层包括垂向贯穿第一导电类型掺杂区与第二导电类型阱区电连接的第一金属及与所述第二导电类型阱区电连接的第二金属,第二金属层与第二导电类型注入层及第二金属电连接。该器件具有位于同一半导体层中的IGBT元胞及为之提供反向电流通路的二极管,不会增加额外工艺步骤及成本。

    一种多功能屏蔽栅沟槽型功率器件及其制作方法

    公开(公告)号:CN117116941A

    公开(公告)日:2023-11-24

    申请号:CN202310976026.9

    申请日:2023-08-03

    发明人: 高学 柴展 罗杰馨

    摘要: 本发明提供一种多功能屏蔽栅沟槽型功率器件及其制作方法,该器件具有调节焊盘、栅极焊盘与源极焊盘,器件沟槽中具有调节栅多晶硅、栅极多晶硅与屏蔽栅多晶硅,其中,调节栅多晶硅位于屏蔽栅多晶硅上方,栅极多晶硅包括中间部及侧翼部,中间部位于调节栅多晶硅上方,侧翼部位于调节栅多晶硅两侧并与中间部连接,调节焊盘、栅极焊盘与源极焊盘分别与调节栅多晶硅、栅极多晶硅与屏蔽栅多晶硅电连接。本发明通过不同的焊线方式,可实现不同性能的器件,其中,当调节焊盘的电位浮空时,器件栅源电容较小,适合高频应用;当调节焊盘与栅极焊盘通过焊线短接时,器件栅源电容中等,器件性能均衡;当调节焊盘与源极焊盘通过焊线短接时,器件栅源电容较大。

    一种屏蔽栅MOSFET功率器件及其制作方法

    公开(公告)号:CN116864515A

    公开(公告)日:2023-10-10

    申请号:CN202310808700.2

    申请日:2023-07-03

    发明人: 高学 柴展 罗杰馨

    摘要: 本发明提供一种屏蔽栅MOSFET功率器件及其制作方法,该功率器件包括衬底、至少一元胞单元及金属层,元胞单元位于衬底中且包括第一元胞及第二元胞,第一元胞中具有栅多晶硅层及第一屏蔽栅多晶硅层,第二元胞中具有第二屏蔽栅多晶硅层,第二屏蔽栅多晶硅层的上表面低于衬底的上表面;金属层位于衬底上方且包括源极金属及栅极金属,源极金属与第一屏蔽栅多晶硅层电连接及第二屏蔽栅多晶硅层电连接,栅极金属与栅多晶硅层电连接。该功率器件与一般的功率器件相比FOM值得到有效降低,并且不会增加源漏之间的漏电通道和寄生电容,能够有效避免发生Idss漏电问题,降低源漏寄生电容,且整体结构简单易实现,保证器件结构一致性和性能稳定性。

    一种堆叠式功率器件及封装方法
    9.
    发明公开

    公开(公告)号:CN116864398A

    公开(公告)日:2023-10-10

    申请号:CN202310877559.1

    申请日:2023-07-17

    发明人: 高学 柴展 罗杰馨

    IPC分类号: H01L21/48 H01L23/495

    摘要: 本发明涉及半导体集成电路制造领域,特别涉及一种堆叠式功率器件及封装方法,将焊盘呈轴对称分布的两个完全相同的芯片进行正面的面对面垂向叠合,利用铜片将焊盘引导至引脚框架上进行电性连接,本发明相比于现有技术,利用了焊盘轴对称的图形特性,采用堆叠式的封装方式,把芯片进行正面的垂向叠合,在前一层芯片封装的基础上进行下一层芯片的堆叠封装,在空间上节约了尺寸,有利于芯片产品的小型化,具有显著的有益效果。

    一种屏蔽栅功率器件及其制备方法

    公开(公告)号:CN116864382A

    公开(公告)日:2023-10-10

    申请号:CN202310877511.0

    申请日:2023-07-17

    发明人: 高学 柴展 罗杰馨

    IPC分类号: H01L21/28 H01L29/423

    摘要: 本发明涉及半导体集成电路制造领域,特别涉及一种屏蔽栅功率器件结构及制造方法,制造方法包括:提供半导体层;于所述半导体层上形成沟槽;于半导体层表面形成场氧化层;刻蚀部分所述场氧化层,使场氧化层的高度低于沟槽顶面高度,以形成屏蔽栅介质层;于屏蔽栅介质层上方形成第一栅极结构;于沟槽内形成屏蔽栅极结构;部分刻蚀屏蔽栅极结构,以在屏蔽栅极结构上形成刻蚀区域;于所述屏蔽栅极结构上的刻蚀区域上形成第二栅极结构;其中,至少部分屏蔽栅极结构位于所述第一栅极结构和所述第二栅极结构之间;本发明通过提高两极间电容来提高器件输入电容,减缓器件的开关速度,避免器件关断过快导致的电压波动,提高电路的稳定及可靠性。