-
公开(公告)号：CN117995231A
公开(公告)日：2024-05-07
申请号：CN202311481070.9
申请日：2023-11-07
申请人： 三星电子株式会社
摘要： 公开了存储器设备、包括存储器设备的固态驱动器及其使用方法。存储器设备包括存储器单元阵列以及多个页面缓冲器单元，每个页面缓冲器单元包括感测节点、数据传送节点、对数据传送节点预充电的第一晶体管、将感测节点连接到数据传送节点的第二晶体管、连接到数据传送节点的感测锁存器、改变感测锁存器的数据值的第三晶体管、以及将第三晶体管连接到数据传送节点的第四晶体管，其中，在感测操作期间，在第一时间段中，感测节点基于通过第一晶体管、数据传送节点和第四晶体管的第一路径被预充电，并且在第二时间段中，感测节点的电压根据通过第四晶体管、数据传送节点和第三晶体管的第二路径被设置为阈值电压。
-
公开(公告)号：CN117789781A
公开(公告)日：2024-03-29
申请号：CN202311217496.3
申请日：2023-09-19
申请人： 三星电子株式会社
摘要： 提供一种非易失性存储器件，该非易失性存储器件包括具有多级结构的页缓冲器电路，其中多级结构的一级包括高电压区、第一低电压区和第二低电压区。高电压区包括连接到第一至第六位线中的一条的第一高电压晶体管和连接到第七至第十二位线中的一条的第二高电压晶体管，第一低电压区包括连接到第一高电压晶体管的第一晶体管，第二低电压区包括连接到第二高电压晶体管的第二晶体管。第一低电压区和第二低电压区中的每个具有与六条位线的节距相对应的第一宽度，高电压区具有与十二条位线的节距相对应的第二宽度。
-
公开(公告)号：CN115708159A
公开(公告)日：2023-02-21
申请号：CN202210961110.9
申请日：2022-08-11
申请人： 三星电子株式会社
摘要： 提供了一种存储器装置和页缓冲器。该存储器装置包括：存储器单元阵列，其包括多个存储器单元；页缓冲器电路，其通过多条位线连接至存储器单元阵列，并且包括连接至多条位线中的每一条的页缓冲器，页缓冲器包括用于基于第一感测节点的电压电平而存储数据的至少一个第一锁存器；以及控制电路，其被配置为调整提供至页缓冲器电路的电压信号的电平。页缓冲器包括布置在至少一个第一锁存器与第一感测节点之间的跳闸控制晶体管，并且其中，控制电路还被配置为基于对存储器单元阵列执行的读取操作控制将被提供至跳闸控制晶体管的栅极的跳闸控制电压。跳闸控制电压的电平根据存储器装置的温度而变化。
-
公开(公告)号：CN114121105A
公开(公告)日：2022-03-01
申请号：CN202110534003.3
申请日：2021-05-17
申请人： 三星电子株式会社
发明人： 曹溶成
摘要： 提供了一种存储器装置。所述存储器装置包括存储器单元阵列；页缓冲器电路，通过多条位线连接到存储器单元阵列，包括连接到所述多条位线中的每条位线的页缓冲器，并被配置为在用于数据读取的预充电时段期间对所述多条位线执行预充电操作；和控制逻辑，被配置为根据检测到的温度来不同地控制页缓冲器电路的预充电操作，其中，预充电时段包括第一时段和第二时段，在第一时段中，所述多条位线被过驱动，在第二时段中，所述多条位线以比第一时段的电压低的电压被驱动，并且在检测到的温度是第一温度的情况下的第一时段被设置为比在检测到的温度是高于第一温度的第二温度的情况下的第一时段短。
-
公开(公告)号：CN103219040A
公开(公告)日：2013-07-24
申请号：CN201310021664.1
申请日：2013-01-21
申请人： 三星电子株式会社
CPC分类号： G11C16/10 , G11C16/24 , G11C16/3427
摘要： 根据示范性实施例，一种非易失性存储器件：第一存储单元，被配置成存储第一数据样式；第二存储单元，被配置成被使用编程电压编程；和，耦合编程控制单元。耦合编程控制单元可以被配置成执行用于验证第一存储单元是否被利用第一数据样式编程的验证操作。所述验证操作可以给第一存储单元提供对应于第一数据样式的验证电压。耦合编程控制单元可以被配置成当第一存储单元上的验证操作指示通过时结束编程第二存储单元。
-
公开(公告)号：CN117995247A
公开(公告)日：2024-05-07
申请号：CN202311326627.1
申请日：2023-10-13
申请人： 三星电子株式会社
摘要： 提供了页缓冲器电路和包括其的存储装置。所述存储装置包括存储单元阵列和页缓冲器电路，所述页缓冲器电路经由多条位线选择性地连接到存储单元的多个页缓冲器，所述多个页缓冲器中的每一者包括感测节点。在验证所述存储单元的编程状态期间，所述感测节点可以被预充电至不同的电平。例如，在验证第一编程状态期间，在第一预充电时段中，所述多个页缓冲器当中的与目标是编程为第一编程状态的第一存储单元连接的第一页缓冲器的第一感测节点被预充电至第一电平。在验证第二编程状态期间，与目标是编程为第二编程状态的第二存储单元连接的第二页缓冲器的第二感测节点被预充电至第二电平，其中，所述第二电平不同于所述第一电平。
-
公开(公告)号：CN114121102A
公开(公告)日：2022-03-01
申请号：CN202110735179.5
申请日：2021-06-30
申请人： 三星电子株式会社
摘要： 一种存储器件包括存储单元阵列、页面缓冲器电路和计数电路。所述页面缓冲器电路包括连接到所述存储单元阵列的第一页面缓冲器列和第二页面缓冲器列。在第一级中，所述第一页面缓冲器列包括第一页面缓冲器单元，所述第二页面缓冲器列包括第二页面缓冲器单元。所述第一页面缓冲器单元响应于第一感测信号执行第一感测操作，所述第二页面缓冲器单元响应于第二感测信号执行第二感测操作。所述计数电路根据所述第一感测操作的结果对第一阈值电压区域中包括的存储单元的第一数目进行计数，以及根据所述第二感测操作的结果对第二阈值电压区域中包括的存储单元的第二数目进行计数。
-
公开(公告)号：CN113611344A
公开(公告)日：2021-11-05
申请号：CN202110193519.6
申请日：2021-02-20
申请人： 三星电子株式会社
摘要： 一种非易失性存储器器件的操作方法，包括：在非易失性存储器器件处接收暂停命令；响应于暂停命令，在非易失性存储器器件处暂停正被执行的编程操作；在非易失性存储器器件处接收恢复命令；以及响应于恢复命令，在非易失性存储器器件处恢复暂停的编程操作。编程操作包括编程循环，该编程循环中的每一个包括位线设置间隔、编程间隔和验证间隔。在编程循环中的每一个的编程间隔中，要被施加到非易失性存储器器件的所选存储器单元的编程电压的电平增加第一电压。暂停之前最终施加的编程电压的电平和恢复之后首先施加的编程电压的电平之间的差不同于第一电压。
-
公开(公告)号：CN112216324A
公开(公告)日：2021-01-12
申请号：CN202010337657.2
申请日：2020-04-26
申请人： 三星电子株式会社
IPC分类号： G11C13/00
摘要： 一种存储器装置，包括：存储器单元阵列，其包括设置在字线与位线相交的点处的存储器单元；第一解码器电路，其确定位线之中的被选择的位线和未选择的位线；第二解码器电路，其确定字线之中的被选择的字线和未选择的字线；电流补偿电路，其提供电流路径，所述电流路径从被选择的字线汲取补偿电流以补偿未选择的位线中流动的截止电流；第一感测放大器，其将被选择的字线的电压与参考电压进行比较，并输出使能信号；以及第二感测放大器，其在存储器装置的读出操作模式下在由使能信号确定的操作时间期间输出被选择的字线的电压与参考电压之间的电压差。
-
公开(公告)号：CN118866064A
公开(公告)日：2024-10-29
申请号：CN202410399347.1
申请日：2024-04-03
申请人： 三星电子株式会社
摘要： 提供了非易失性存储器件、操作其的方法和存储装置。非易失性存储器件包括：多个三态锁存器；感测节点电路，感测节点电路被配置为将其中的感测节点电耦接到非易失性存储器件的位线；传输节点电路，传输节点电路被配置为将其中的传输节点电耦接到多个三态锁存器；以及节点连接电路，节点连接电路被配置为将传输节点电连接到感测节点。另外，传输节点电路和节点连接电路被共同配置为：响应于转储序列操作，将存储在多个三态锁存器中的至少两个三态锁存器中的数据同时反映给感测节点。
-
-
-
-
-
-
-
-
-
搜索结果
29 条记录 (耗时 0.028 秒)
