公开(公告)号：CN112117276A

公开(公告)日：2020-12-22

申请号：CN202010512067.9

申请日：2020-06-08

Applicant: 三星电子株式会社

Inventor： 金永埈 ,  金硕炫 ,  朴晋亨 ,  宋昊柱 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

公开(公告)号：CN112713147A

公开(公告)日：2021-04-27

申请号：CN202010672660.X

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 金硕炫 ,  姜准泳 ,  金永埈 ,  朴晋亨 ,  宋昊柱 ,  李尚俊 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括：基底，包括单元阵列区域和边界区域；第一凹陷区域，在基底的位于单元阵列区域中的上部处；第一位线，延伸到边界区域上并且与第一凹陷区域交叉；位线接触件，在第一凹陷区域中并且接触第一位线；第二位线，与第一凹陷区域间隔开并且与第一位线相邻，第二位线与单元阵列区域和边界区域交叉；单元掩埋绝缘图案，在第一位线接触件的侧表面与第一凹陷区域的内壁之间；以及边界掩埋绝缘图案，覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。

公开(公告)号：CN112310080A

公开(公告)日：2021-02-02

申请号：CN202010434497.3

申请日：2020-05-21

Applicant: 三星电子株式会社

Inventor： 宋昊柱 ,  金硕炫 ,  金永埈 ,  朴晋亨 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H01L27/108

Abstract: 一种制造半导体存储器件的方法包括：在衬底上形成在第一水平方向上延伸的位线结构以及覆盖每个位线结构的相反侧壁的绝缘间隔物结构；形成初始掩埋接触材料层和模制层以分别填充在一对绝缘间隔物结构之间的空间的下部和上部；将模制层和初始掩埋接触材料层图案化为在第一水平方向上彼此间隔开的模制图案和在第一水平方向上彼此间隔开的掩埋接触；在彼此分隔的模制图案之间以及在彼此分隔的掩埋接触之间形成绝缘围栏；去除模制图案以暴露掩埋接触；以及在暴露的掩埋接触上形成落着焊盘，每个落着焊盘连接到暴露的掩埋接触中的对应一个。

公开(公告)号：CN112117276B

公开(公告)日：2024-10-18

申请号：CN202010512067.9

申请日：2020-06-08

Applicant: 三星电子株式会社

Inventor： 金永埈 ,  金硕炫 ,  朴晋亨 ,  宋昊柱 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H10B12/00

Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

公开(公告)号：CN118946144A

公开(公告)日：2024-11-12

申请号：CN202410584961.5

申请日：2024-05-11

Applicant: 三星电子株式会社

Inventor： 赵成根 ,  黄水奂 ,  金冈昱 ,  金利桓 ,  金池训 ,  朴晋亨 ,  申铉守 ,  严泰民 ,  郑盛旭

IPC: H10B12/00

Abstract: 一种制造半导体器件的方法可以包括：在衬底的第一区上形成第一栅极结构，在第一栅极结构上形成位线结构，在衬底上形成包括非晶硅的初步接触插塞层，在初步接触插塞层上形成反射层结构，从初步接触插塞层形成接触插塞层，并且在接触插塞层上形成电容器。反射层结构可以包括第一反射层和第二反射层。第二反射层的折射率可以大于第一反射层的折射率。第二反射层的位于衬底的第一区和第二区上的部分可以具有不同的厚度。形成接触插塞层的步骤可以包括对反射层结构执行熔融激光退火(MLA)工艺以将初步接触插塞层的非晶硅转换为多晶硅。

公开(公告)号：CN116033745A

公开(公告)日：2023-04-28

申请号：CN202211301369.7

申请日：2022-10-24

Applicant: 三星电子株式会社

Inventor： 赵成根 ,  朴禧影 ,  朴晋亨 ,  李根泽 ,  张正赫 ,  郑天炯

IPC: H10B12/00

Abstract: 提供了一种能够提高器件的性能和/或可靠性的半导体存储器件。该半导体存储器件包括：衬底，具有单元区和沿着单元区的外围限定的外围区，其中单元区包括由单元元件分离膜限定的有源区；单元区分离膜，在衬底中并限定单元区；以及多个存储接触，连接到有源区并沿第一方向布置。多个存储接触包括第一存储接触、第二存储接触和第三存储接触，其中第二存储接触在第一存储接触和第三存储接触之间，第一存储接触和第三存储接触中的每个包含或围绕或限定气隙，第二存储接触没有气隙。