-
公开(公告)号：CN114156268A
公开(公告)日：2022-03-08
申请号：CN202110571210.6
申请日：2021-05-25
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L29/423 , H01L21/027 , H01L21/266
Abstract: 提供了一种半导体装置。所述半导体装置包括：栅极结构，位于基底上；第一间隔件结构和第二间隔件结构，分别位于栅极结构的彼此相对的第一侧壁和第二侧壁上；以及第一源极/漏极层和第二源极/漏极层，分别位于基底的与栅极结构的第一侧壁相邻的上部和基底的与栅极结构的第二侧壁相邻的上部处。栅极结构的上表面具有参照作为基准面的基底的上表面从栅极结构的中心部分到栅极结构的第一侧壁减小并且从栅极结构的中心部分到栅极结构的第二侧壁基本恒定的高度。
-
公开(公告)号：CN112117276A
公开(公告)日：2020-12-22
申请号：CN202010512067.9
申请日：2020-06-08
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。
-
公开(公告)号：CN117998843A
公开(公告)日：2024-05-07
申请号：CN202311386644.4
申请日：2023-10-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体装置和制造该半导体装置的方法。所述半导体装置可以包括：基底，包括由器件隔离层限定的多个有源区域；多条位线，在基底上沿第一水平方向延伸；多个绝缘栅栏，在基底上在位于所述多条位线之中的相邻两条位线之间的空间中在第一水平方向上彼此间隔开；多个掩埋接触件，在基底上位于所述多条位线之中的所述相邻两条位线之间并沿着第一水平方向与所述多个绝缘栅栏交替地布置，所述多个掩埋接触件分别连接到所述多个有源区域；以及多个绝缘层，所述多个绝缘层中的每个绝缘层位于所述多个绝缘栅栏中的相应绝缘栅栏与所述多个掩埋接触件中的相应掩埋接触件之间。
-
公开(公告)号：CN112310080A
公开(公告)日：2021-02-02
申请号：CN202010434497.3
申请日：2020-05-21
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种制造半导体存储器件的方法包括：在衬底上形成在第一水平方向上延伸的位线结构以及覆盖每个位线结构的相反侧壁的绝缘间隔物结构；形成初始掩埋接触材料层和模制层以分别填充在一对绝缘间隔物结构之间的空间的下部和上部；将模制层和初始掩埋接触材料层图案化为在第一水平方向上彼此间隔开的模制图案和在第一水平方向上彼此间隔开的掩埋接触；在彼此分隔的模制图案之间以及在彼此分隔的掩埋接触之间形成绝缘围栏；去除模制图案以暴露掩埋接触；以及在暴露的掩埋接触上形成落着焊盘，每个落着焊盘连接到暴露的掩埋接触中的对应一个。
-
公开(公告)号：CN118695582A
公开(公告)日：2024-09-24
申请号：CN202311353200.0
申请日：2023-10-18
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种制造半导体器件的方法，包括：在衬底上形成缓冲层，该衬底包括多个有源区和多条字线；顺序地堆叠第一导电层和第一绝缘层；通过蚀刻第一绝缘层和第一导电层，形成多个位线结构主体，使得每个位线主体通过多个第一接触部与一个或多个有源区接触；堆叠第一间隔部；通过蚀刻第一间隔部、第一绝缘层和第一导电层来形成多个位线结构扩展部；以及形成多个第二接触部，使得多个第二接触部分别与多个有源区接触。多个位线结构扩展部分别连接到多个位线结构主体，并且在平面图中观察时分别比多个位线结构主体宽。
-
Patent Agency Ranking
公开(公告)号：CN117377312A
公开(公告)日：2024-01-09
申请号：CN202310708278.3
申请日：2023-06-14
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件，包括：衬底，包括第一区域和第二区域；位线结构，在第一区域和第二区域上延伸；上间隔物结构，在衬底的第一区域上的位线结构的第一侧壁上；以及绝缘间隔物结构，在衬底的第二区域上的位线结构的第一侧壁上。上间隔物结构可以包括在第一水平方向上顺序堆叠在位线结构的侧壁上的第一上间隔物、第二上间隔物和第三上间隔物。绝缘间隔物结构可以包括在第一水平方向上顺序堆叠在位线结构的第一侧壁上的第一绝缘间隔物、第二绝缘间隔物、第三绝缘间隔物和第四绝缘间隔物。第一绝缘间隔物、第二绝缘间隔物和第三绝缘间隔物分别包括与第一上间隔物、第二上间隔物和第三上间隔物基本上相同的材料。
-
公开(公告)号：CN112713147A
公开(公告)日：2021-04-27
申请号：CN202010672660.X
申请日：2020-07-14
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括：基底，包括单元阵列区域和边界区域；第一凹陷区域，在基底的位于单元阵列区域中的上部处；第一位线，延伸到边界区域上并且与第一凹陷区域交叉；位线接触件，在第一凹陷区域中并且接触第一位线；第二位线，与第一凹陷区域间隔开并且与第一位线相邻，第二位线与单元阵列区域和边界区域交叉；单元掩埋绝缘图案，在第一位线接触件的侧表面与第一凹陷区域的内壁之间；以及边界掩埋绝缘图案，覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。
-
公开(公告)号：CN112117276B
公开(公告)日：2024-10-18
申请号：CN202010512067.9
申请日：2020-06-08
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。
-
公开(公告)号：CN117896982A
公开(公告)日：2024-04-16
申请号：CN202311328199.6
申请日：2023-10-13
Applicant: 三星电子株式会社
Inventor： 宋昊柱
IPC: H10B12/00
Abstract: 提供了一种集成电路(IC)装置。IC装置包括：衬底，其具有有源区；字线，其与有源区交叉地在第一水平方向上延伸；导电扩张焊盘，其在衬底上并且连接至有源区；焊盘隔离结构，其位于导电扩张焊盘之间；直接接触件，其连接至有源区；位线，其在垂直于第一水平方向的第二水平方向上延伸、在直接接触件和焊盘隔离结构上、并且连接至直接接触件；导电插塞，其在导电扩张焊盘上在竖直方向上延伸并且连接至导电扩张焊盘；以及分隔栅栏，其穿过导电扩张焊盘和导电插塞，并且具有在竖直方向上线性延伸的侧壁。
-
公开(公告)号：CN117500267A
公开(公告)日：2024-02-02
申请号：CN202310886101.2
申请日：2023-07-19
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种制造半导体装置的方法。所述方法可以包括以下步骤：在基底上的字线沟槽中形成字线；去除基底的位于一对字线之间的部分以形成直接接触孔；在直接接触孔的内壁上形成包括第一衬垫、牺牲层和第二衬垫的牺牲衬垫结构；在直接接触孔中形成初步直接接触件；去除牺牲层同时留下第一衬垫和第二衬垫，以在第一衬垫和第二衬垫之间形成空气空间；在初步直接接触件上形成覆盖空气空间的上表面的位线堆叠体；对位线堆叠体进行图案化以形成位线；以及去除直接接触孔中的第二衬垫和初步直接接触件的侧部部分以形成直接接触件。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.027 seconds)
