-
公开(公告)号：CN119277776A
公开(公告)日：2025-01-07
申请号：CN202410654395.0
申请日：2024-05-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件。该半导体器件包括：第一位线，在第一方向上与存储单元阵列区域交叉，并且延伸到与存储单元阵列区域相邻的延伸区域中；第二位线，在第一方向上与存储单元阵列区域交叉，并且延伸到延伸区域中，并且与第一位线相邻；绝缘图案，在延伸区域内，并且接触第二位线在第一方向上的端部；以及绝缘间隔物，在延伸区域内，并且接触第一位线在第一方向上的端部，该绝缘间隔物与绝缘图案不同。
-
公开(公告)号：CN117769247A
公开(公告)日：2024-03-26
申请号：CN202311240239.1
申请日：2023-09-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体存储器件。该半导体存储器件包括基板，该基板包括具有由单元元件隔离层限定的有源区的单元区、在单元区附近的外围区以及在单元区和外围区之间的边界区。该器件包括：字线结构，在基板中并在第一方向上延伸；位线结构，在基板上在与第一方向交叉的第二方向上从单元区延伸到边界区，包括依次堆叠在基板上的第一单元导电层和第二单元导电层；以及位线接触，在基板和位线结构之间并将基板与位线结构连接。边界区中的第二单元导电层比单元区中的第二单元导电层厚。
-
公开(公告)号：CN102034824A
公开(公告)日：2011-04-27
申请号：CN201010294401.4
申请日：2010-09-21
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/10891 , H01L27/0207 , H01L27/10817 , H01L27/10885 , H01L29/4236
Abstract: 本发明提供一种包括掩埋字线的半导体器件。该半导体器件包括：隔离层，用于限定衬底的多个有源区，其中隔离层设置在衬底上；多条掩埋字线，具有比有源区的上表面低的上表面，被有源区围绕，并在平行于衬底的主表面的第一方向上延伸；栅电介质膜，插设在掩埋字线与有源区之间；以及多条掩埋位线，具有比多条掩埋字线的上表面低的上表面，平行于衬底的主表面，并在不同于第一方向的第二方向上延伸。
-
公开(公告)号：CN118946144A
公开(公告)日：2024-11-12
申请号：CN202410584961.5
申请日：2024-05-11
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种制造半导体器件的方法可以包括：在衬底的第一区上形成第一栅极结构，在第一栅极结构上形成位线结构，在衬底上形成包括非晶硅的初步接触插塞层，在初步接触插塞层上形成反射层结构，从初步接触插塞层形成接触插塞层，并且在接触插塞层上形成电容器。反射层结构可以包括第一反射层和第二反射层。第二反射层的折射率可以大于第一反射层的折射率。第二反射层的位于衬底的第一区和第二区上的部分可以具有不同的厚度。形成接触插塞层的步骤可以包括对反射层结构执行熔融激光退火(MLA)工艺以将初步接触插塞层的非晶硅转换为多晶硅。
-
-
Patent Agency Ranking
公开(公告)号：CN114388507A
公开(公告)日：2022-04-22
申请号：CN202111216535.9
申请日：2021-10-19
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种制造半导体装置的方法包括：形成包括多个晶体管的下部结构；在下部结构上形成导电层；在导电层上形成第一初步焊盘掩模图案和布线掩模图案；在保护布线掩模图案的同时，通过图案化第一初步焊盘掩模图案来形成焊盘掩模图案；以及使用焊盘掩模图案和布线掩模图案作为蚀刻掩模来蚀刻导电层，以形成焊盘图案和布线图案。
-
公开(公告)号：CN102034824B
公开(公告)日：2015-04-01
申请号：CN201010294401.4
申请日：2010-09-21
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/10891 , H01L27/0207 , H01L27/10817 , H01L27/10885 , H01L29/4236
Abstract: 本发明提供一种包括掩埋字线的半导体器件。该半导体器件包括：隔离层，用于限定衬底的多个有源区，其中隔离层设置在衬底上；多条掩埋字线，具有比有源区的上表面低的上表面，被有源区围绕，并在平行于衬底的主表面的第一方向上延伸；栅电介质膜，插设在掩埋字线与有源区之间；以及多条掩埋位线，具有比多条掩埋字线的上表面低的上表面，平行于衬底的主表面，并在不同于第一方向的第二方向上延伸。
-
-
公开(公告)号：CN102104005B
公开(公告)日：2015-05-06
申请号：CN201010593037.1
申请日：2010-12-16
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/10 , H01L29/78
CPC classification number: H01L27/10876 , H01L27/10823 , H01L27/10885 , H01L29/66666 , H01L29/7827
Abstract: 本发明公开了一种制造垂直沟道晶体管的方法。该方法包括：在衬底上形成线型有源图案从而在第一水平方向上延伸；在衬底上形成垂直沟道，该垂直沟道在与第一水平方向交叉的第二水平方向上使有源图案隔离，且该垂直沟道垂直地延伸；在衬底上形成在第一水平方向上延伸的掩埋位线；以及沿垂直沟道的至少一个侧表面形成在第二水平方向上延伸的字线。
-
公开(公告)号：CN104037125A
公开(公告)日：2014-09-10
申请号：CN201410076999.8
申请日：2014-03-04
Applicant: 三星电子株式会社
IPC: H01L21/77 , H01L21/768 , H01L27/04
CPC classification number: H01L23/544 , H01L21/6835 , H01L21/76898 , H01L23/481 , H01L27/0688 , H01L27/10897 , H01L27/14632 , H01L27/14634 , H01L27/1464 , H01L2221/68327 , H01L2221/6835 , H01L2221/68363 , H01L2223/54426 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了半导体器件及其制造方法。制造半导体器件的方法包括：提供具有第一表面和与第一表面相反的第二表面的半导体基板；形成穿过半导体基板的一部分并从第一表面朝向第二表面延伸的对准标记和连接接触；在半导体基板的第一表面上形成第一电路使得第一电路电连接到连接接触；使半导体基板的第二表面凹陷以形成暴露对准标记和连接接触的第三表面；以及在半导体基板的第三表面上形成第二电路使得第二电路电连接到连接接触。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.029 seconds)
