-
公开(公告)号：CN109841630B
公开(公告)日：2024-02-02
申请号：CN201811284157.6
申请日：2018-10-29
申请人： 三星电子株式会社
摘要： 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。
-
公开(公告)号：CN108155147B
公开(公告)日：2023-04-18
申请号：CN201711224331.3
申请日：2017-11-29
申请人： 三星电子株式会社
IPC分类号： H01L21/768 , H01L23/528
摘要： 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法可以包括：提供包括单元阵列区域和外围电路区域的衬底；形成覆盖单元阵列区域并暴露外围电路区域的至少一部分的掩模图案；在由掩模图案暴露的外围电路区域上生长半导体层，使得半导体层具有与衬底不同的晶格常数；形成覆盖单元阵列区域并暴露半导体层的缓冲层；形成覆盖缓冲层和半导体层的导电层；以及图案化导电层以在单元阵列区域上形成导电线以及在外围电路区域上形成栅电极。
-
公开(公告)号：CN112117276A
公开(公告)日：2020-12-22
申请号：CN202010512067.9
申请日：2020-06-08
申请人： 三星电子株式会社
IPC分类号： H01L27/108 , H01L21/8242
摘要： 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。
-
公开(公告)号：CN111415991A
公开(公告)日：2020-07-14
申请号：CN202010016458.1
申请日：2020-01-07
申请人： 三星电子株式会社
摘要： 一种半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。
-
公开(公告)号：CN111354728A
公开(公告)日：2020-06-30
申请号：CN201911342237.7
申请日：2019-12-23
申请人： 三星电子株式会社
IPC分类号： H01L27/108
摘要： 半导体器件包括：在器件区域上的第一沟槽；在第一沟槽中并限定器件区域的有源图案的第一器件隔离层；在界面区域上的第二沟槽；以及在第二沟槽中的第二器件隔离层。第二器件隔离层包括掩埋介电图案、在掩埋介电图案上的介电衬垫图案以及在介电衬垫图案上的第一间隙填充介电图案。掩埋介电图案包括在第二沟槽的底面上的底面区段以及在第二沟槽的侧壁上的侧壁区段。侧壁区段的厚度不同于底面区段的厚度。
-
公开(公告)号：CN111180315A
公开(公告)日：2020-05-19
申请号：CN201911101635.X
申请日：2019-11-12
申请人： 三星电子株式会社
IPC分类号： H01L21/033
摘要： 一种形成半导体器件的方法包括：在下结构上形成第一牺牲图案；在第一牺牲图案之间形成具有“U”形的第一剩余掩模层，以使第一剩余掩模层与第一牺牲图案接触；通过图案化第一剩余掩模层形成第一剩余掩模图案，第一剩余掩模图案中的每一个包括平行于下结构的上表面的水平部分和垂直于下结构的上表面的竖直部分；形成与第一剩余掩模图案的竖直部分间隔开的第二掩模图案；去除在形成第二掩模图案之后剩余的第一牺牲图案；以及通过蚀刻第一剩余掩模图案的水平部分形成第一掩模图案。
-
公开(公告)号：CN111146186A
公开(公告)日：2020-05-12
申请号：CN201910675481.9
申请日：2019-07-25
申请人： 三星电子株式会社
IPC分类号： H01L23/64
摘要： 一种半导体器件包括设置在基板上的多个下电极结构以及设置在所述多个下电极结构中的成对的下电极结构之间的支撑图案。半导体器件还包括：电容器电介质层，设置在所述多个下电极结构中的每个的表面和支撑图案的表面上；以及上电极，设置在电容器电介质层上。所述多个下电极结构包括第一下电极和第二下电极，该第二下电极设置在第一下电极上并具有圆筒形状。第一下电极具有柱形。第一下电极包括绝缘芯。绝缘芯设置在第一下电极中。第一下电极的外侧表面和第二下电极的外侧表面是共平面的。
-
公开(公告)号：CN109545772A
公开(公告)日：2019-03-29
申请号：CN201810466717.3
申请日：2018-05-16
申请人： 三星电子株式会社
IPC分类号： H01L23/522 , H01L23/528
摘要： 一种集成电路器件可以包括成对的线结构。每对线结构可以包括在第一水平方向上在衬底之上延伸的一对导电线、以及分别覆盖一对导电线的一对绝缘盖图案。集成电路器件可以包括在成对的线结构之间的导电插塞、以及在成对的绝缘盖图案之间接触导电插塞的顶表面的金属硅化物膜。在垂直于第一水平方向的第二水平方向上，导电插塞可以在成对的导电线之间具有第一宽度并在成对的绝缘盖图案之间具有第二宽度，其中第二宽度大于第一宽度。
-
公开(公告)号：CN107611126A
公开(公告)日：2018-01-19
申请号：CN201710541978.2
申请日：2017-07-05
申请人： 三星电子株式会社
IPC分类号： H01L27/108
CPC分类号： H01L27/10814 , H01L21/266 , H01L21/3205 , H01L21/32051 , H01L21/32134 , H01L21/76224 , H01L23/5283 , H01L23/53257 , H01L23/53261 , H01L27/10823 , H01L27/10855 , H01L27/10885 , H01L27/10888 , H01L29/0649
摘要： 提供了一种半导体装置，所述半导体装置包括：基底；位线结构，位于基底上；第一接触结构，位于位线结构的侧壁上；第二接触结构，位于位线结构上并且跨过位线结构与第一接触结构分隔开；以及绝缘图案，位于位线结构与第一接触结构之间。第二接触结构覆盖位线结构的顶表面的至少一部分。绝缘图案包括从绝缘图案的与位线结构直接相邻的侧壁突出的突起。突起沿与基底的顶表面平行的第一方向突出。
-
公开(公告)号：CN107393918A
公开(公告)日：2017-11-24
申请号：CN201710310121.X
申请日：2017-05-04
申请人： 三星电子株式会社
IPC分类号： H01L27/02 , H01L23/528 , H01L21/768
CPC分类号： H01L27/10885 , H01L27/10814 , H01L27/10823 , H01L27/10852 , H01L27/10876 , H01L27/0207 , H01L21/76829 , H01L23/528
摘要： 提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括在衬底上的堆叠结构。堆叠结构包括第一绝缘材料和在第一绝缘材料上的第二绝缘材料。该半导体器件包括从堆叠结构的第一绝缘材料的侧壁延伸到堆叠结构的第二绝缘材料的侧壁的一部分上的间隔物。此外，该半导体器件包括在间隔物上的导电线。还提供了形成半导体器件的方法。
-
-
-
-
-
-
-
-
-
搜索结果
87 条记录 (耗时 0.038 秒)
