公开(公告)号：CN112117276B

公开(公告)日：2024-10-18

申请号：CN202010512067.9

申请日：2020-06-08

Applicant: 三星电子株式会社

Inventor： 金永埈 ,  金硕炫 ,  朴晋亨 ,  宋昊柱 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H10B12/00

Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

公开(公告)号：CN118475113A

公开(公告)日：2024-08-09

申请号：CN202311426428.8

申请日：2023-10-30

Applicant: 三星电子株式会社

Inventor： 李东焕 ,  金冈昱 ,  金硕炫 ,  李垣哲

IPC: H10B12/00

Abstract: 提供了形成图案的方法和制造半导体存储器装置的方法，所述方法包括以下步骤：在包括第一区域和第二区域的基底上方形成蚀刻目标层；在蚀刻目标层上方形成硬掩模结构；形成包括第一光致抗蚀剂图案和第二光致抗蚀剂图案的光致抗蚀剂图案，第一光致抗蚀剂图案包括位于第一区域中的雕刻图案，第二光致抗蚀剂图案包括位于第二区域中的压花图案；形成包括多个开口的上硬掩模图案；形成填充第一区域中的所述多个开口的可逆硬掩模图案；以及形成包括位于第一区域中的第一图案和位于第二区域中的第二图案的特征图案，其中，第一图案包括多个岛状图案和平面地围绕所述多个岛状图案的坝结构。

公开(公告)号：CN115996566A

公开(公告)日：2023-04-21

申请号：CN202211076642.0

申请日：2022-09-05

Applicant: 三星电子株式会社

Inventor： 金硕炫 ,  金冈昱 ,  金永信 ,  金真雅 ,  申东花

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底，包括有源单元区域、边界区域和在其间的虚设单元区域；位线，设置在有源单元区域上，在第一方向上延伸，并在第二方向上彼此间隔开，位线包括在第二方向上交替布置的第一位线和第二位线；位线垫，在边界区域上在第二方向上彼此间隔开，第二位线在第一方向上延伸到虚设单元区域和边界区域，并分别连接到位线垫；以及绝缘分离图案，在边界区域上并且在位线垫之间。绝缘分离图案的一部分延伸到在边界区域上在第二位线之间的区域中，并与对应的第一位线的端部接触。

公开(公告)号：CN112713147A

公开(公告)日：2021-04-27

申请号：CN202010672660.X

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 金硕炫 ,  姜准泳 ,  金永埈 ,  朴晋亨 ,  宋昊柱 ,  李尚俊 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括：基底，包括单元阵列区域和边界区域；第一凹陷区域，在基底的位于单元阵列区域中的上部处；第一位线，延伸到边界区域上并且与第一凹陷区域交叉；位线接触件，在第一凹陷区域中并且接触第一位线；第二位线，与第一凹陷区域间隔开并且与第一位线相邻，第二位线与单元阵列区域和边界区域交叉；单元掩埋绝缘图案，在第一位线接触件的侧表面与第一凹陷区域的内壁之间；以及边界掩埋绝缘图案，覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。

公开(公告)号：CN114975355A

公开(公告)日：2022-08-30

申请号：CN202210143718.0

申请日：2022-02-16

Applicant: 三星电子株式会社

Inventor： 金硕炫 ,  金永信 ,  朴桐湜 ,  李钟旼 ,  崔准容

IPC: H01L23/528 ,  H01L23/535 ,  H01L23/538

Abstract: 一种半导体器件包括：衬底，包括单元区域；单元区域隔离膜，在所述衬底中并且沿所述单元区域的外边缘延伸；位线结构，在所述衬底上并且在所述单元区域中，其中所述位线结构具有设置在所述单元区域隔离膜上的远端；单元间隔物，在所述位线结构的所述远端的竖直侧表面上；蚀刻停止膜，沿所述单元间隔物的侧表面和所述单元区域隔离膜的顶面延伸；以及层间绝缘膜，在所述蚀刻停止膜上，并且在所述单元间隔物的所述侧表面上，其中所述层间绝缘膜包括氮化硅。

公开(公告)号：CN112117276A

公开(公告)日：2020-12-22

申请号：CN202010512067.9

申请日：2020-06-08

Applicant: 三星电子株式会社

Inventor： 金永埈 ,  金硕炫 ,  朴晋亨 ,  宋昊柱 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

公开(公告)号：CN117998843A

公开(公告)日：2024-05-07

申请号：CN202311386644.4

申请日：2023-10-24

Applicant: 三星电子株式会社

Inventor： 姜准泳 ,  宋昊柱 ,  金冈昱 ,  金硕炫 ,  金永埈 ,  金俊澈 ,  金真雄 ,  柳镐仁 ,  李蕙兰

IPC: H10B12/00

Abstract: 提供了半导体装置和制造该半导体装置的方法。所述半导体装置可以包括：基底，包括由器件隔离层限定的多个有源区域；多条位线，在基底上沿第一水平方向延伸；多个绝缘栅栏，在基底上在位于所述多条位线之中的相邻两条位线之间的空间中在第一水平方向上彼此间隔开；多个掩埋接触件，在基底上位于所述多条位线之中的所述相邻两条位线之间并沿着第一水平方向与所述多个绝缘栅栏交替地布置，所述多个掩埋接触件分别连接到所述多个有源区域；以及多个绝缘层，所述多个绝缘层中的每个绝缘层位于所述多个绝缘栅栏中的相应绝缘栅栏与所述多个掩埋接触件中的相应掩埋接触件之间。

公开(公告)号：CN112310080A

公开(公告)日：2021-02-02

申请号：CN202010434497.3

申请日：2020-05-21

Applicant: 三星电子株式会社

Inventor： 宋昊柱 ,  金硕炫 ,  金永埈 ,  朴晋亨 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H01L27/108

Abstract: 一种制造半导体存储器件的方法包括：在衬底上形成在第一水平方向上延伸的位线结构以及覆盖每个位线结构的相反侧壁的绝缘间隔物结构；形成初始掩埋接触材料层和模制层以分别填充在一对绝缘间隔物结构之间的空间的下部和上部；将模制层和初始掩埋接触材料层图案化为在第一水平方向上彼此间隔开的模制图案和在第一水平方向上彼此间隔开的掩埋接触；在彼此分隔的模制图案之间以及在彼此分隔的掩埋接触之间形成绝缘围栏；去除模制图案以暴露掩埋接触；以及在暴露的掩埋接触上形成落着焊盘，每个落着焊盘连接到暴露的掩埋接触中的对应一个。