公开(公告)号：CN118843311A

公开(公告)日：2024-10-25

申请号：CN202410163557.0

申请日：2024-02-05

Applicant: 三星电子株式会社

Inventor： 李忠炫 ,  金俊澈 ,  金冈昱 ,  金真雅 ,  张炳旭 ,  曹永丞

IPC: H10B12/00

Abstract: 提供了一种能够改善元件的性能和可靠性的半导体存储器件。该半导体存储器件包括：衬底，包括单元区域和外围区域；在衬底中的单元区域隔离层，将单元区域与外围区域隔离；隔离有源区域，被单元区域隔离层围绕；位线结构，在单元区域上，包括单元导线；以及单元栅电极，在单元区域的衬底中，与单元导线交叉。

公开(公告)号：CN118317597A

公开(公告)日：2024-07-09

申请号：CN202311375950.8

申请日：2023-10-20

Applicant: 三星电子株式会社

Inventor： 金俊澈 ,  金冈昱

IPC: H10B12/00

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括单元区域和核芯/外围区域；位线结构，设置在单元区域的基底上，并且包括彼此堆叠的多晶硅结构、阻挡图案、金属图案和覆盖图案；以及栅极结构，位于核芯/外围区域的基底上，栅极结构包括彼此堆叠的栅极绝缘图案、多晶硅图案、含碳图案、阻挡结构、金属图案和覆盖图案。

公开(公告)号：CN119277776A

公开(公告)日：2025-01-07

申请号：CN202410654395.0

申请日：2024-05-24

Applicant: 三星电子株式会社

Inventor： 李忠炫 ,  金冈昱 ,  金俊澈 ,  金真雅

IPC: H10B12/00

Abstract: 提供了一种半导体器件。该半导体器件包括：第一位线，在第一方向上与存储单元阵列区域交叉，并且延伸到与存储单元阵列区域相邻的延伸区域中；第二位线，在第一方向上与存储单元阵列区域交叉，并且延伸到延伸区域中，并且与第一位线相邻；绝缘图案，在延伸区域内，并且接触第二位线在第一方向上的端部；以及绝缘间隔物，在延伸区域内，并且接触第一位线在第一方向上的端部，该绝缘间隔物与绝缘图案不同。

公开(公告)号：CN118695587A

公开(公告)日：2024-09-24

申请号：CN202410329509.4

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 宋仑祜 ,  金俊澈 ,  金甫洙 ,  金艺智 ,  孙寿彬 ,  尹现敦 ,  李南暻

IPC: H10B12/00

Abstract: 一种集成电路器件，包括：基板，包括单元阵列区和靠近单元阵列区的外围电路区；隔离层，限定外围电路区中的基板的有源区，隔离层包括第一绝缘图案和围绕第一绝缘图案的第二绝缘图案；以及在外围电路区中的基板上的栅极结构，其中第二绝缘图案包括限定在垂直方向上凹入到基板的上表面中的凹陷的一个或更多个表面，垂直方向垂直于基板的上表面延伸。

公开(公告)号：CN118284037A

公开(公告)日：2024-07-02

申请号：CN202311699539.6

申请日：2023-12-11

Applicant: 三星电子株式会社

Inventor： 金俊澈 ,  金冈昱

IPC: H10B12/00

Abstract: 可以提供一种半导体存储器件，其包括：衬底，包括单元区和在单元区周围的外围区；单元区隔离膜，在衬底中并且限定单元区；位线结构，在单元区中；外围栅极结构，在衬底的外围区中，外围栅极结构包括外围栅极导电膜；外围间隔物，在外围栅极结构的侧壁上；蚀刻停止膜，在外围间隔物上并且与外围栅极结构间隔开；第一外围绝缘膜，在衬底上在外围栅极结构周围；以及外围层间绝缘膜，覆盖外围栅极结构、第一外围绝缘膜和外围间隔物，外围层间绝缘膜包括与第一外围绝缘膜的材料不同的材料。

公开(公告)号：CN117998843A

公开(公告)日：2024-05-07

申请号：CN202311386644.4

申请日：2023-10-24

Applicant: 三星电子株式会社

Inventor： 姜准泳 ,  宋昊柱 ,  金冈昱 ,  金硕炫 ,  金永埈 ,  金俊澈 ,  金真雄 ,  柳镐仁 ,  李蕙兰

IPC: H10B12/00

Abstract: 提供了半导体装置和制造该半导体装置的方法。所述半导体装置可以包括：基底，包括由器件隔离层限定的多个有源区域；多条位线，在基底上沿第一水平方向延伸；多个绝缘栅栏，在基底上在位于所述多条位线之中的相邻两条位线之间的空间中在第一水平方向上彼此间隔开；多个掩埋接触件，在基底上位于所述多条位线之中的所述相邻两条位线之间并沿着第一水平方向与所述多个绝缘栅栏交替地布置，所述多个掩埋接触件分别连接到所述多个有源区域；以及多个绝缘层，所述多个绝缘层中的每个绝缘层位于所述多个绝缘栅栏中的相应绝缘栅栏与所述多个掩埋接触件中的相应掩埋接触件之间。

公开(公告)号：CN112510045A

公开(公告)日：2021-03-16

申请号：CN202010639913.3

申请日：2020-07-06

Applicant: 三星电子株式会社

Inventor： 金俊澈 ,  洪相宇

IPC: H01L27/108 ,  H01L23/528 ,  H01L21/8242

Abstract: 提供了一种半导体器件。所述半导体器件包括：基底，具有芯片区域和划道区域，划道区域具有在第一方向上延伸的第一边缘和在第二方向上延伸的第二边缘；第一绝缘夹层结构，位于划道区域上并且包括低k介电材料；第一导电结构，位于划道区域的与一个第一边缘相邻的部分上，并且均在竖直方向上延伸穿过第一绝缘夹层结构且在第一方向上延伸；第二绝缘夹层，位于第一绝缘夹层结构上并且包括其介电常数比第一绝缘夹层结构的介电常数大的材料；第一过孔，均在第一方向上延伸穿过第二绝缘夹层以接触一个第一导电结构；以及第一布线，公共地接触第一过孔的上表面。