半导体器件
    1.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN114497040A

    公开(公告)日:2022-05-13

    申请号:CN202110971178.0

    申请日:2021-08-23

    IPC分类号: H01L27/092 H01L21/8238

    摘要: 一种半导体器件包括:第一有源图案和第二有源图案,分别在衬底的第一有源区和第二有源区上;栅电极,在第一沟道图案和第二沟道图案上;有源接触,与第一源极/漏极图案和第二源极/漏极图案中的至少一个电连接;栅极接触,与栅电极电连接;第一金属层,在有源接触和栅极接触上,并包括第一电力线和第二电力线;以及第一栅极切割图案和第二栅极切割图案,在第一电力线和第二电力线下方。第一有源图案可以包括在一对第一源极/漏极图案之间的第一沟道图案。第二有源图案可以包括在一对第二源极/漏极图案之间的第二沟道图案。第一栅极切割图案和第二栅极切割图案可以分别覆盖第一沟道图案和第二沟道图案的最外侧表面。

    晶片图分析器及分析晶片图的方法

    公开(公告)号:CN109390245B

    公开(公告)日:2024-03-12

    申请号:CN201810902836.9

    申请日:2018-08-09

    摘要: 一种使用晶片图分析器分析晶片图的方法包括:产生多个第一晶片图,所述多个第一晶片图各自显示出对于多个信道中的对应信道而言第一晶片的特性。对所述多个第一晶片图一同进行自动编码以提取第一特征。所述方法还包括:判断所述第一特征是否是是有效图案;在所述第一特征是有效图案时,基于非监督学习对所述第一特征的类型进行分类;以及提取被分类成与所述第一特征同一类型的特征的代表性图像。

    半导体装置和制造该半导体装置的方法

    公开(公告)号:CN116504785A

    公开(公告)日:2023-07-28

    申请号:CN202211280701.6

    申请日:2022-10-19

    摘要: 一种半导体装置包括:衬底,其包括有源图案;沟道图案,其位于有源图案上并且包括竖直地堆叠并且彼此间隔开的半导体图案;源极/漏极图案,其连接到半导体图案;栅电极,其位于半导体图案上并且在第一方向上延伸;以及栅极绝缘层,其位于半导体图案与栅电极之间。半导体图案中的第一半导体图案包括在第一方向上的相对的侧表面、以及底表面和顶表面。栅极绝缘层覆盖相对的侧表面以及底表面和顶表面,并且包括位于第一半导体图案的相对的侧表面中的一个上的第一区域以及位于第一半导体图案的顶表面和底表面中的一个上的第二区域,并且第一区域的厚度可以大于第二区域的厚度。

    半导体器件的测试方法和半导体测试装置

    公开(公告)号:CN103811079A

    公开(公告)日:2014-05-21

    申请号:CN201310560306.8

    申请日:2013-11-12

    IPC分类号: G11C29/50

    摘要: 公开了半导体器件的测试方法和半导体测试装置。该测试方法包括:提供半导体器件,该半导体器件具有包括有源区和隔离区的衬底、包括在有源区上的栅极绝缘层和栅极、在有源区中的结区、和连接到结区的电容器的易失性器件存储单元、以及在隔离区上的穿过栅极;向栅极提供第一测试电压并且向穿过栅极提供大于第一测试电压的第二测试电压以恶化栅极绝缘层的界面缺陷;以及测量易失性器件存储单元的保持特性。

    晶片图分析器及分析晶片图的方法

    公开(公告)号:CN109390245A

    公开(公告)日:2019-02-26

    申请号:CN201810902836.9

    申请日:2018-08-09

    IPC分类号: H01L21/66 G06K9/62 G06T7/00

    摘要: 一种使用晶片图分析器分析晶片图的方法包括:产生多个第一晶片图,所述多个第一晶片图各自显示出对于多个信道中的对应信道而言第一晶片的特性。对所述多个第一晶片图一同进行自动编码以提取第一特征。所述方法还包括:判断所述第一特征是否是是有效图案;在所述第一特征是有效图案时,基于非监督学习对所述第一特征的类型进行分类;以及提取被分类成与所述第一特征同一类型的特征的代表性图像。

    半导体器件的测试方法和半导体测试装置

    公开(公告)号:CN103811079B

    公开(公告)日:2018-10-02

    申请号:CN201310560306.8

    申请日:2013-11-12

    IPC分类号: G11C29/50

    摘要: 公开了半导体器件的测试方法和半导体测试装置。该测试方法包括:提供半导体器件,该半导体器件具有包括有源区和隔离区的衬底、包括在有源区上的栅极绝缘层和栅极、在有源区中的结区、和连接到结区的电容器的易失性器件存储单元、以及在隔离区上的穿过栅极;向栅极提供第一测试电压并且向穿过栅极提供大于第一测试电压的第二测试电压以恶化栅极绝缘层的界面缺陷;以及测量易失性器件存储单元的保持特性。

    存储器装置
    9.
    发明公开
    存储器装置 审中-实审

    公开(公告)号:CN115707257A

    公开(公告)日:2023-02-17

    申请号:CN202210876277.5

    申请日:2022-07-25

    IPC分类号: H10B63/00 H10N70/20

    摘要: 提供了一种存储器装置,所述存储器装置包括位于基底上并且在第一方向上延伸的多条第一导线、位于多条第一导线上并且在与第一方向交叉的第二方向上延伸的多条第二导线以及分别位于多条第一导线与多条第二导线之间的多个存储器单元。多个存储器单元中的每个包括开关元件和可变电阻材料层。开关元件包括具有[GeXPYSeZ](1‑W)[O]W的组成的材料,其中0.15≤X≤0.50,0.15≤Y≤0.50,0.35≤Z≤0.70,并且0.01≤W≤0.10。