公开(公告)号：CN109904115B

公开(公告)日：2021-01-29

申请号：CN201910173445.2

申请日：2019-03-07

申请人： 上海华力微电子有限公司

发明人： 刘政红 ,  董立群 ,  张强 ,  黄冠群

IPC分类号： H01L21/768 ,  H01L27/11517 ,  H01L27/11563

摘要： 本发明提供了一种侧墙结构的形成方法，在半导体基底上依次沉积第一氧化硅膜层和多晶硅，刻蚀形成多晶硅栅，依次沉积第二氧化硅膜层和第一氮化硅膜层，刻蚀掉半导体基底上方和多晶硅栅顶部的第一氮化硅膜层，多晶硅栅侧壁第一氧化硅膜层之外形成第一侧墙氮化硅膜层，湿法刻蚀去除半导体基底上的第一、第二氧化硅膜层和多晶硅栅顶部的第二氧化硅膜层，在半导体基底上和多晶硅栅上沉积第三氧化硅膜层，在第三氧化硅膜层上依次沉积第四氧化硅膜层和第二氮化硅膜层，干法刻蚀去掉半导体基底上和多晶硅栅顶部的第二氮化硅膜层，在多晶硅栅侧壁第四氧化硅膜层之外形成第二侧墙氮化硅膜层，多晶硅栅侧壁形成氧化硅、氮化硅、氧化硅和氮化硅侧墙结构。

公开(公告)号：CN109616475B

公开(公告)日：2020-09-01

申请号：CN201811516115.0

申请日：2018-12-12

申请人： 上海华力微电子有限公司

发明人： 董立群 ,  刘政红 ,  张强 ,  黄冠群

IPC分类号： H01L27/11568

摘要： 本发明公开了一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法，包括：步骤S1，提供半导体基底，其表面形成有隧穿氧化层和氮化硅层；步骤S2，生长第一阻挡氧化层；步骤S3，涂抗反射涂层和光刻胶；步骤S4，显影打开非SONOS存储区域；步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层；步骤S6，去除SONOS存储区域的光刻胶和抗反射涂层；步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层；步骤S8，生长第二阻挡氧化层。本发明的阻挡氧化层采用两次工艺生长而成，通过工艺优化有效解决了非SONOS存储区域ONO结构刻蚀过程中侧壁阻挡氧化层残留问题，可以扩大刻蚀窗口，有效避免侧壁刻蚀带来的ONO侧钻问题，减少器件漏电，提高器件的可靠性。

公开(公告)号：CN107958908B

公开(公告)日：2020-04-10

申请号：CN201711168493.X

申请日：2017-11-21

申请人： 上海华力微电子有限公司

发明人： 丁航晨 ,  张强 ,  黄冠群

IPC分类号： H01L27/11563 ,  H01L27/11568

摘要： 本发明的一种SONOS器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括相邻的存储管区域及选择管区域，所述选择管区域上方具有栅极氧化层；形成覆盖所述栅极氧化层及存储管区域的ONO结构；去除远离所述储管区域的部分所述选择管区域上方的ONO结构；采用原位水汽氧化生成工艺在所述栅极氧化层上方的ONO结构的侧壁形成保护层。本发明中，去除选择管区域上方的部分ONO结构，暴露出ONO结构的侧壁，并采用原位水汽氧化生成工艺氧化ONO结构的侧壁，形成侧壁保护层，提高存储管的性能。

公开(公告)号：CN109904115A

公开(公告)日：2019-06-18

申请号：CN201910173445.2

申请日：2019-03-07

申请人： 上海华力微电子有限公司

发明人： 刘政红 ,  董立群 ,  张强 ,  黄冠群

IPC分类号： H01L21/768 ,  H01L27/11517 ,  H01L27/11563

摘要： 本发明提供了一种侧墙结构的形成方法，在半导体基底上依次沉积第一氧化硅膜层和多晶硅，刻蚀形成多晶硅栅，依次沉积第二氧化硅膜层和第一氮化硅膜层，刻蚀掉半导体基底上方和多晶硅栅顶部的第一氮化硅膜层，多晶硅栅侧壁第一氧化硅膜层之外形成第一侧墙氮化硅膜层，湿法刻蚀去除半导体基底上的第一、第二氧化硅膜层和多晶硅栅顶部的第二氧化硅膜层，在半导体基底上和多晶硅栅上沉积第三氧化硅膜层，在第三氧化硅膜层上依次沉积第四氧化硅膜层和第二氮化硅膜层，干法刻蚀去掉半导体基底上和多晶硅栅顶部的第二氮化硅膜层，在多晶硅栅侧壁第四氧化硅膜层之外形成第二侧墙氮化硅膜层，多晶硅栅侧壁形成氧化硅、氮化硅、氧化硅和氮化硅侧墙结构。

公开(公告)号：CN109713033A

公开(公告)日：2019-05-03

申请号：CN201811632282.1

申请日：2018-12-29

申请人： 上海华力微电子有限公司

发明人： 张强 ,  黄冠群

IPC分类号： H01L29/06 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336 ,  H01L21/265

摘要： 本发明公开了一种LDMOS器件，其包括形成在硅衬底上的第一类型阱；第一类型阱的横向上形成有第二类型的表面漂移区、漏端及源端；表面漂移区在漏端同源端之间，表面漂移区同漏端邻接，同源端间隔；表面漂移区上方形成有二氧化硅层，表面漂移区同源端之间的间隔上方形成有二氧化硅层；表面漂移区的正上方的二氧化硅层覆盖有ONO膜层；ONO膜层及N型表面漂移区同源端之间的间隔上方的二氧化硅层上形成有多晶硅栅。本发明还公开了该LDMOS器件的制造方法。本发明能避免工艺波动带来的器件失效或可靠性问题，能够在满足高耐压和低导通电阻的前提下，做到工艺可控并具有较小版图面积。

公开(公告)号：CN109461739A

公开(公告)日：2019-03-12

申请号：CN201811217621.X

申请日：2018-10-18

申请人： 上海华力微电子有限公司

发明人： 刘政红 ,  董立群 ,  张强 ,  黄冠群

IPC分类号： H01L27/11568 ,  H01L21/28

摘要： 本发明公开一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：步骤S1：提供硅基衬底，并形成SONOS区、选择栅极区、外围逻辑电路区，且已形成高压栅氧化层、原位ONO层；步骤S2：刻蚀去除原位ONO层之阻挡氧化物层；步骤S3：采用ISSG法在原位ONO层的氮化硅层上沉积第一阻挡氧化物层；步骤S4：刻蚀去除位于选择栅极区和外围逻辑电路区处的第一阻挡氧化物层和氮化硅层；步骤S5：采用ISSG法在原位ONO层之第一阻挡氧化物层上沉积第二阻挡氧化物层；步骤S6：多晶硅薄膜沉积；步骤S7：多晶硅栅结构形成。本发明不仅可以保证SONOS存储器之可靠性的要求，而且减小晶圆翘曲，有利于后续多晶硅薄膜的沉积，进而改善多晶硅栅结构光刻工艺的对准精度问题，工艺窗口大大增加，且该工艺稳定可控，适合批量生产。

公开(公告)号：CN107910332A

公开(公告)日：2018-04-13

申请号：CN201711099116.5

申请日：2017-11-09

申请人： 上海华力微电子有限公司

发明人： 张强 ,  陈广龙 ,  辻直樹

IPC分类号： H01L27/1157

CPC分类号： H01L27/1157

摘要： 本发明提出一种存储器的栅极连接结构及其形成方法，该结构由虚拟多晶硅与存储栅极组成，所述虚拟多晶硅位于存储栅一定距离外，通过自对准刻蚀在存储栅极与虚拟多晶硅之间形成平整的选择栅极，所述选择栅极区域用来做钨通孔刻蚀区域。所述选择栅极位于存储栅极侧壁，其形貌为具有一定角度的侧墙型多晶硅。所述选择栅在虚拟多晶硅与存储栅之间形成平坦型可落入钨通孔的结构。所述多晶硅形成钨通孔位于浅沟槽隔离氧化层之上。本发明提出的存储器的栅极连接结构及其形成方法，公开了一种基于特殊结构存储器下选择或存储栅极的连接结构，用于钨通孔连接的栅极区域，相比常规工艺，节省一块光罩及对应工艺步骤，同时简化后续钨通孔刻蚀等工艺难度。

公开(公告)号：CN107256855A

公开(公告)日：2017-10-17

申请号：CN201710561178.7

申请日：2017-07-11

申请人： 上海华力微电子有限公司

发明人： 乔夫龙 ,  张强 ,  王一 ,  许鹏凯

IPC分类号： H01L23/525 ,  H01L21/768

CPC分类号： H01L23/5256 ,  H01L21/3065 ,  H01L21/32053 ,  H01L21/32055 ,  H01L21/32135 ,  H01L21/32139 ,  H01L23/53209 ,  H01L23/53271 ,  H01L21/76877

摘要： 本发明公开了一种多晶硅熔断器及其制造方法，该多晶硅熔断器包括多晶硅熔断体和两个引出端口，该多晶硅熔断体包括一衬底、第一绝缘层和一多晶硅熔体，衬底上形成有一凹槽，第一绝缘层覆盖在具有凹槽一侧的衬底表面上，多晶硅熔体形成于第一绝缘层上且位于所述凹槽内呈埋入式形态。本发明将多晶硅熔体以埋入的方式放在衬底的凹槽内，使熔体可以和附近其它器件保持足够的安全距离，有效消除传统熔丝熔断后形成颗粒影响旁边器件的可能性，且能够根据实际需要调节多晶硅熔体的关键尺寸，生成工艺对光刻和干刻的要求不高，使用一般的蚀刻机即可实现。

公开(公告)号：CN109461739B

公开(公告)日：2020-10-27

申请号：CN201811217621.X

申请日：2018-10-18

申请人： 上海华力微电子有限公司

发明人： 刘政红 ,  董立群 ,  张强 ,  黄冠群

IPC分类号： H01L27/11568 ,  H01L21/28

摘要： 本发明公开一种改善SONOS存储器之多晶硅薄膜沉积特性的方法，包括：步骤S1：提供硅基衬底，并形成SONOS区、选择栅极区、外围逻辑电路区，且已形成高压栅氧化层、原位ONO层；步骤S2：刻蚀去除原位ONO层之阻挡氧化物层；步骤S3：采用ISSG法在原位ONO层的氮化硅层上沉积第一阻挡氧化物层；步骤S4：刻蚀去除位于选择栅极区和外围逻辑电路区处的第一阻挡氧化物层和氮化硅层；步骤S5：采用ISSG法在原位ONO层之第一阻挡氧化物层上沉积第二阻挡氧化物层；步骤S6：多晶硅薄膜沉积；步骤S7：多晶硅栅结构形成。本发明不仅可以保证SONOS存储器之可靠性的要求，而且减小晶圆翘曲，有利于后续多晶硅薄膜的沉积，进而改善多晶硅栅结构光刻工艺的对准精度问题，工艺窗口大大增加，且该工艺稳定可控，适合批量生产。

公开(公告)号：CN107644866B

公开(公告)日：2019-12-24

申请号：CN201710801609.2

申请日：2017-09-07

申请人： 上海华力微电子有限公司

发明人： 张强 ,  陈广龙 ,  黄冠群

IPC分类号： H01L23/64

摘要： 本发明提出一种MIP平板电容结构及其形成方法，其中MIP平板电容结构包括：硅衬底、浅沟槽隔离区、下极板、绝缘层及上极板，其中，所述下极板为多晶硅，所述上极板为通过刻蚀形成沟槽并填充第一层互联金属向下凸起形成。本发明提出的MIP平板电容结构及其形成方法，平板电容结构中以多晶硅作为它的下极板，以金属连线层作为它的上极板，特殊地，上极板区域由刻蚀定义，上、下极板间距可调节；因此，比较常规MIP电容结构，利用刻蚀定义下极板区域，并做到可调节上、下极板间距，不增加光罩的前提下提升性能，降低工艺难度；比较常规PIP电容结构，本发明省略了多晶硅的沉积等步骤，达到节省成本的目的。