-
公开(公告)号:CN108346574A
公开(公告)日:2018-07-31
申请号:CN201710060808.2
申请日:2017-01-25
申请人: 联华电子股份有限公司 , 福建省晋华集成电路有限公司
IPC分类号: H01L21/3205 , H01L21/8242
CPC分类号: H01L29/4975 , H01L21/28052 , H01L21/28518 , H01L21/2855 , H01L27/10855 , H01L29/665 , H01L21/32053 , H01L27/10844
摘要: 本发明公开一种制作具有钴硅化物层的半导体元件的方法,其步骤包含提供一硅结构,其上形成有层间介电层、在该层间介电层中形成接触孔以裸露出硅结构、在300℃~400℃的温度环境中在裸露的硅结构上沉积一钴层,其中该钴层的表面同时形成一钴保护层、进行一快速升温处理,将该硅结构上的钴层转化成钴硅化物层、以及移除未转化的钴层。
-
公开(公告)号:CN105074052B
公开(公告)日:2017-11-10
申请号:CN201480009890.0
申请日:2014-02-21
申请人: 埃其玛公司
CPC分类号: H01L21/28518 , C23C18/1607 , C23C18/1639 , C23C18/1642 , C23C18/1692 , C23C18/1696 , C23C18/1879 , C23C18/1882 , C23C18/34 , C23C18/36 , C23C18/54 , H01L21/28052 , H01L21/288 , H01L21/32053 , H01L31/022425
摘要: 本发明涉及一种用于形成硅化镍或硅化钴的方法,包括以下步骤:‑将含硅基板的表面暴露到含有0.1mM~10mM的金离子和0.6M~3.0M的氟离子的水溶液中并持续在5秒~5分钟之间的时间,‑通过无电镀手段在活化的基板上沉积基本上由镍或钴构成的层,‑在300℃~750℃之间的温度下施加快速热处理,从而形成硅化镍或硅化钴。所述水溶液包含选自含有至少一种阴离子或非离子极性基团并含有10~16个碳原子的烷基链的化合物的表面活性剂。这种方法基本上可以应用到NAND存储器和光伏电池的制造。
-
公开(公告)号:CN103165539B
公开(公告)日:2017-04-12
申请号:CN201210223828.4
申请日:2012-07-02
申请人: 爱思开海力士有限公司
IPC分类号: H01L21/8242 , H01L27/108
CPC分类号: H01L27/10885 , H01L21/31111 , H01L21/32053 , H01L21/764 , H01L27/1085 , H01L27/10891
摘要: 本发明公开了一种制造半导体器件的方法,所述方法包括以下步骤:刻蚀半导体衬底并且形成被多个沟槽彼此分开的多个本体;形成具有开口部的保护层以使本体中的每个的两个侧壁暴露出来;通过使本体经由开口部所暴露出的部分硅化来形成掩埋位线;以及形成电介质层以间隙填充沟槽并且限定相邻的掩埋位线之间的空气间隙。
-
公开(公告)号:CN105742405A
公开(公告)日:2016-07-06
申请号:CN201510968938.7
申请日:2015-12-22
申请人: 国际商业机器公司
IPC分类号: H01L31/18 , H01L31/0203
CPC分类号: H01L31/0203 , G02B6/00 , G02B6/12004 , G02B6/4253 , H01L21/0217 , H01L21/02271 , H01L21/02274 , H01L21/32053 , H01L21/84 , H01L27/1443 , H01L28/20 , H01L31/02019 , H01L31/02161 , H01L31/02327 , H01L31/153 , H01L31/18 , H01L31/1808 , H01L31/186 , H01L31/1872 , Y02E10/50 , Y02P70/521
摘要: 提供了硅光子集成方法和结构。该方法包括:在光电探测器上方和周围形成至少一个包裹层;在形成所述至少一个包裹层之后,对所述光电探测器材料进行热结晶;以及在热结晶所述光电探测器材料之后,在至少一个器件的上方,在所述至少一个包裹层上形成共形的密封层。所述共形的密封层被配置为密封所述至少一个包裹层中的缝隙。所述光电探测器和所述至少一个器件位于同一衬底上。所述至少一个器件包括互补金属氧化物半导体器件或被动光子器件。
-
公开(公告)号:CN104737275A
公开(公告)日:2015-06-24
申请号:CN201380054229.7
申请日:2013-10-25
申请人: 应用材料公司
发明人: 傅新宇 , 斯里尼瓦斯·甘迪科塔 , 阿夫耶里诺斯·V·杰拉托斯 , 阿蒂夫·努里 , 张镁 , 戴维·汤普森 , 史蒂夫·G·加奈耶姆
IPC分类号: H01L21/205
CPC分类号: H01L21/28562 , C23C16/0272 , C23C16/06 , C23C16/14 , C23C16/345 , C23C16/42 , C23C16/45525 , C23C16/45551 , C23C16/45553 , C23C16/45563 , C23C16/45565 , C23C16/4557 , C23C16/45574 , H01L21/28088 , H01L21/28506 , H01L21/32051 , H01L21/32053 , H01L21/76877
摘要: 本发明提供使用含钨反应气体沉积钨膜或含钨膜的原子层沉积方法,所述含钨反应气体包含以下的一或多种:五氯化钨、具有经验式WCl5或WCl6的化合物。
-
公开(公告)号:CN103545207A
公开(公告)日:2014-01-29
申请号:CN201210239480.8
申请日:2012-07-11
申请人: 中国科学院微电子研究所
IPC分类号: H01L21/336
CPC分类号: H01L29/6659 , H01L21/02532 , H01L21/0257 , H01L21/31053 , H01L21/31111 , H01L21/31144 , H01L21/32053 , H01L29/41783 , H01L29/45 , H01L29/665 , H01L29/66545 , H01L29/6656 , H01L29/66628 , H01L29/66636 , H01L29/66659 , H01L29/7834 , H01L29/7835 , H01L29/66477 , H01L21/31105
摘要: 本发明公开了一种半导体器件制造方法,包括:在衬底上形成栅极堆叠结构以及栅极侧墙,在栅极堆叠结构以及栅极侧墙两侧衬底中分别形成源区和漏区;在漏区上选择性形成阻挡层,其中阻挡层覆盖漏区并且暴露源区;在暴露的源区上外延形成提升源区;去除阻挡层。依照本发明的半导体器件制造方法,选择性地仅在源区一侧形成提升源区从而构成非对称器件结构,针对性减小源区一侧寄生电阻以及漏极一侧寄生电容,有效提高了器件性能。
-
公开(公告)号:CN102810542A
公开(公告)日:2012-12-05
申请号:CN201210178009.2
申请日:2012-05-29
申请人: 瑞萨电子株式会社
发明人: 平野有一
IPC分类号: H01L27/115 , H01L21/8247
CPC分类号: H01L29/7843 , H01L21/02164 , H01L21/0217 , H01L21/31111 , H01L21/31144 , H01L21/32053 , H01L21/823807 , H01L21/823857 , H01L21/823864 , H01L27/11568 , H01L27/11573 , H01L29/40117 , H01L29/4234 , H01L29/665 , H01L29/6653 , H01L29/6659 , H01L29/66833 , H01L29/7833 , H01L29/792
摘要: 本发明的实施例涉及半导体器件及其制造方法。该半导体器件包括:具有主表面的半导体衬底;MONOS型存储器单元,形成于主表面之上并且具有沟道;n沟道晶体管,形成于主表面之上;以及p沟道晶体管,形成于主表面之上。以接触MONOS型存储器单元、n沟道晶体管和p沟道晶体管的顶表面这样的方式形成氮化物膜。氮化物膜向MONOS型存储器单元、n沟道晶体管和p沟道晶体管的沟道施加应力。
-
公开(公告)号:CN100435283C
公开(公告)日:2008-11-19
申请号:CN03819359.0
申请日:2003-07-28
申请人: 半导体元件工业有限责任公司
发明人: 戈登·M·格里芙娜
CPC分类号: H01L29/7816 , H01L21/28114 , H01L21/2815 , H01L21/28525 , H01L21/32053 , H01L21/76895 , H01L29/1095 , H01L29/41 , H01L29/41708 , H01L29/42376 , H01L29/66272 , H01L29/66659 , H01L29/66674 , H01L29/7801 , H01L29/7835
摘要: 一种制造半导体器件(10)的方法,包括在半导体衬底(14,16)的水平表面上形成的多层结构(17,18,19,20)的第一垂直表面(41)上淀积第一导电层(50)。第一导电层(50)控制在垂直于第一表面的第二表面(40)上的半导体器件的沟道(70)。该方法进一步包括在多层上形成在第一导电层(50)和垂直表面之间的第一电介质膜(32),蚀刻它以在多层结构中形成的控制电极(68)和第一导电层(50)之间形成间隙(53)并将导电材料(50)淀积在该间隙中以将第一导电层电连接到控制电极。
-
公开(公告)号:CN101297391A
公开(公告)日:2008-10-29
申请号:CN200680039845.5
申请日:2006-08-28
申请人: 美光科技公司
IPC分类号: H01L21/033 , H01L21/321 , H01L21/308 , H01L21/027
CPC分类号: H01L21/67063 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/32053 , H01L21/32134
摘要: 在不执行间隔物蚀刻的情况下形成间距倍增工艺中的间隔物(175)。而在衬底(110)上形成心轴(145),且接着使所述心轴(145)的侧面在例如氧化、氮化或硅化步骤中反应以形成可相对于所述心轴(145)的未反应部分选择性地移除的材料。选择性地移除所述未反应部分以留下独立式间隔物(175)的图案。所述独立式间隔物(175)可用作用于例如蚀刻所述衬底(110)的随后加工步骤的掩膜。
-
公开(公告)号:CN1134059C
公开(公告)日:2004-01-07
申请号:CN98118562.2
申请日:1998-09-03
申请人: 三菱电机株式会社
发明人: 国清辰也
IPC分类号: H01L21/76 , H01L21/31 , H01L21/768
CPC分类号: H01L29/4983 , H01L21/28052 , H01L21/32053 , H01L21/76235 , H01L23/5222 , H01L23/53295 , H01L27/10805 , H01L27/10844 , H01L29/42372 , H01L29/42376 , H01L29/4933 , H01L29/665 , H01L29/6659 , H01L29/7833 , H01L29/7845 , H01L2924/0002 , H01L2924/00
摘要: 本发明涉及一种半导体集成电路的制造方法,其特征在于,具备:在设置多个元件的半导体衬底的主面上形成绝缘膜的工序;在所述绝缘膜上形成回流玻璃的工序;为了分离所述多个元件,在所述主面上贯通所述回流玻璃和所述绝缘膜,在半导体衬底内部形成具有底面的隔离槽的工序;以及使所述回流玻璃回流,在所述底面的上方封住所述隔离槽的工序。
-
-
-
-
-
-
-
-
-