-
公开(公告)号：CN118712056A
公开(公告)日：2024-09-27
申请号：CN202410843413.X
申请日：2024-06-26
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/3115 , H01L21/3105 , H01L21/8238 , H01L27/092 , H01L29/78
摘要： 本发明提供一种半导体结构及其制备方法。半导体结构的制备方法包括如下步骤：提供一半导体基底，半导体基底具有相互隔离的第一区域和第二区域，第一区域形成有电子型金属氧化物半导体场效应晶体管器件，第二区域形成有空穴型金属氧化物半导体场效应晶体管器件；形成连续分布的应力诱导层，应力诱导层包括覆盖电子型金属氧化物半导体场效应晶体管器件表面的第一子应力诱导层和覆盖空穴型金属氧化物半导体场效应晶体管器件表面的第二子应力诱导层；对第二子应力诱导层进行离子注入；进行紫外光照射，在第一子应力诱导层中形成具有拉应力的离子键，在第二子应力诱导层中形成具有压应力的离子键。上述技术方案同时提升NMOS和PMOS的沟道迁移率。
-
公开(公告)号：CN118559602A
公开(公告)日：2024-08-30
申请号：CN202410783014.9
申请日：2024-06-17
申请人： 上海积塔半导体有限公司
摘要： 本申请提供了一种研磨垫、研磨设备及研磨方法。该研磨垫的工作表面上设有凸出工作表面的研磨颗粒；研磨垫的工作表面至少包括第一区域以及与第一区域相邻的第二区域；其中，研磨颗粒在第一区域和第二区域具有不同的粒度分布。该研磨垫可以减少研磨耗时，简化工艺步骤，有效提升研磨效率和产品良率。
-
公开(公告)号：CN118493256A
公开(公告)日：2024-08-16
申请号：CN202410749760.6
申请日：2024-06-11
申请人： 上海积塔半导体有限公司
IPC分类号： B24B53/017 , B24B55/12
摘要： 本申请提供了一种研磨垫调整装置及研磨设备。该研磨垫调整装置包括：调整盘，调整盘表面设置有磨料颗粒；异物收集器，至少设于调整盘的旁侧；研磨垫调整装置被配置为：调整盘作用于研磨垫的工作表面时，磨料颗粒用于对工作表面进行修复；异物收集器用于收集工作表面的异物。该研磨垫调整装置可以避免异物残留导致晶圆损伤，确保研磨过程的稳定性和质量，提升生产良率。
-
公开(公告)号：CN116864445A
公开(公告)日：2023-10-10
申请号：CN202310850629.4
申请日：2023-07-11
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/762 , H01L21/3105
摘要： 本申请提供了一种沟槽隔离结构的形成方法。所述方法包括如下步骤：沟槽刻蚀步骤，隔离材料沉积步骤，隔离层刻蚀步骤，溅射步骤；重复所述隔离材料沉积步骤、所述隔离层刻蚀步骤以及溅射步骤，直至在所述沟槽内填满隔离材料，且所述拐角处的隔离层的平坦度满足预设平坦阈值；以及平坦化步骤。本申请通过改善沟槽填充工艺，采用沉积加刻蚀加溅射模式，在保证较大深宽比的填充能力的基础上，有效改善沟槽拐角处隔离层的平坦度，改善膜层表面均匀性，降低后续化学机械研磨工艺风险和挑战，提高产品竞争力。
-
公开(公告)号：CN116864444A
公开(公告)日：2023-10-10
申请号：CN202310848400.7
申请日：2023-07-11
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/762 , H01L21/3105
摘要： 本申请提供了一种沟槽隔离结构的形成方法。所述方法包括如下步骤：沟槽刻蚀步骤；沟槽填充步骤，于所述基底表面以及所述沟槽内沉积隔离材料形成隔离层，并通入溅射气体，对所述沟槽靠近所述预设掩模版的拐角处的隔离层进行轰击，以使得所述拐角处的隔离层的平坦度满足预设平坦阈值；以及平坦化步骤。本申请沟槽填充采用沉积加溅射模式，在保证沟槽填充能力的基础上，有效改善膜层表面均匀性；且通过采用通入过量氧气，以使部分氧气作为溅射气体的方式，可以减小对基底的轰击损害、降低气体管道的维护成本、减少设备耗材成本、降低产品成本、提高产品竞争力。
-
公开(公告)号：CN118658785A
公开(公告)日：2024-09-17
申请号：CN202410798756.9
申请日：2024-06-19
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/06
摘要： 本发明提供一种场效应晶体管结构及其制备方法。场效应晶体管结构制备方法包括如下步骤：提供一衬底，衬底内界定有场效应晶体管结构的有源区；刻蚀有源区的衬底形成一规则形状的沟槽；在沟槽的侧壁形成场效应晶体管结构的源漏区域结构；在沟槽的底部及源漏区域结构的侧壁形成场效应晶体管结构的轻掺杂区域结构；填充沟槽并在轻掺杂区域结构表面形成场效应晶体管结构的沟道。为实现外延单晶硅层，本发明在衬底表面形成一个规则形状的沟槽，相较于现有的不规则形状的沟槽，降低了沟槽形成的工艺难度，也避免了沟槽中锗硅容易错位的问题，同时还满足了应力工程，提高了沟道中的应力，进而提高沟道载流子迁移率速率。
-
公开(公告)号：CN118629865A
公开(公告)日：2024-09-10
申请号：CN202410890297.7
申请日：2024-07-03
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/3065 , H01L21/308 , H01L21/762
摘要： 本发明提供了一种沟槽刻蚀方法及沟槽隔离结构，所述沟槽刻蚀方法包括如下步骤：提供衬底，在衬底的表面形成氧化物层和氮化物层；在氮化物层的表面涂布光刻胶层并对光刻胶层进行曝光和显影，获得图案化的光刻胶层；采用干法刻蚀工艺在衬底上形成多个第一沟槽，第一沟槽从所述氮化物层的表面延伸至所述衬底中；在所述第一沟槽的部分表面沉积刻蚀抑制剂；采用干法刻蚀工艺刻蚀所述第一沟槽获得第二沟槽，所述第二沟槽的在垂直所述衬底的方向上的深度大于所述第一沟槽的在垂直所述衬底的方向上的深度。本发明的沟槽刻蚀方法适用于深沟槽的制备，可以大幅提升刻蚀的深沟槽的形貌及关键尺寸的可控性，从而大幅度提高对应的半导体产品的良率。
-
公开(公告)号：CN118571750A
公开(公告)日：2024-08-30
申请号：CN202410613128.9
申请日：2024-05-16
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/033
摘要： 本发明提供一种图形化方法及图形化的半导体结构。图形化方法包括：提供一衬底，衬底表面形成有目标膜层；在目标膜层表面依次形成硬掩膜层及图形化的光刻胶层；以图形化的光刻胶层为掩膜对硬掩膜层进行第一道离子注入，以在硬掩膜层中形成改性区，硬掩膜层被图形化的光刻胶层遮挡的部分为非改性区；去除图形化的光刻胶层及硬掩膜层的改性区或非改性区，剩余的硬掩膜层形成图形化的硬掩膜层；以图形化的硬掩膜层为掩膜刻蚀目标膜层，得到图形化的目标膜层。上述技术方案不仅能够通过现有光刻机实现更小尺寸技术节点的图形转移，而且还通过引入两道不同的离子注入工艺，可以进一步提高图形转移的精确性和保型性。
-
公开(公告)号：CN118471898A
公开(公告)日：2024-08-09
申请号：CN202410670182.7
申请日：2024-05-27
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/762
摘要： 本发明提供一种半导体工艺方法及半导体结构，方法包括：于底层衬底上设置第一绝缘层；形成贯穿第一绝缘层显露出底层衬底的第一通孔；在显露出的底层衬底上外延生长顶层衬底，顶层衬底填充所述第一通孔并覆盖第一绝缘层的表面；于顶层衬底上与第一通孔对应的位置设置第二通孔，第二通孔贯通顶层衬底显露出底层衬底；于第二通孔内填充第二绝缘层。本发明通过在底层衬底上设置第一绝缘层和第一通孔并进行外延生长顶层衬底的方式，可以直接得到SOI衬底并在SOI衬底上同步得到浅沟槽结构，省去高品质的晶圆作为顶层衬底的成本以及制备SOI衬底时的键合工艺，提高了工艺效率和结构良率，同时可以适应不同尺寸SOI衬底的制备，应用灵活方便、生产成本降低。
-
公开(公告)号：CN118073205A
公开(公告)日：2024-05-24
申请号：CN202410299480.X
申请日：2024-03-15
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/336 , H01L29/06 , H01L29/78
摘要： 本发明涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底；图案化所述衬底，于所述衬底内形成沟槽；采用同质外延工艺形成覆盖所述沟槽的内壁的第一外延层；采用异质外延工艺形成覆盖所述第一外延层且填充所述沟槽的第二外延层。本发明提高了第二外延层的外延成功率和厚度均匀性，实现了对半导体结构性能的有效改善。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.04 秒)