-
公开(公告)号：CN117472129A
公开(公告)日：2024-01-30
申请号：CN202210858686.2
申请日：2022-07-21
申请人： 世界先进积体电路股份有限公司
IPC分类号： G05F1/56
摘要： 本发明公开了一种电压追踪电路以及电子电路，所述电压追踪电路用以追踪第一电压端上的第一电压与第二电压端上的第二电压中的一个以产生输出电压。电压追踪电路包括第一与第二P型晶体管以及一控制电路。第一P型晶体管的漏极耦接第一电压端。第二P型晶体管的栅极耦接第一电压端，且其的漏极耦接第二电压端。控制电路耦接第一与第二电压端，且根据第一与第二电压产生控制电压。第一P型晶体管的源极与第二P型晶体管的源极耦接电压追踪电路的输出端，且输出电压产生于输出端。当第二电压大于第一电压时，控制电路产生控制电压以关断第一P型晶体管。
-
公开(公告)号：CN118074495A
公开(公告)日：2024-05-24
申请号：CN202211477809.4
申请日：2022-11-23
申请人： 世界先进积体电路股份有限公司
摘要： 一种驱动电路，包括检测电路、控制电路、以及功率元件。检测电路耦接于第一电源端与第二电源端之间，且根据第一电源端的第一电压以及第二电源端的第二电压以在检测节点上产生检测电压。控制电路包括具有一背对背连接结构的一晶体管元件。晶体管元件耦接于接合垫与第一节点之间，且受控于检测电压。驱动电压产生于第一节点。功率元件耦接于接合垫与第二电源端之间，且受控于驱动电压。当在接合垫上发生静电放电事件时，晶体管元件根据检测电压而导通，且功率元件被驱动电压触发以提供介于接合垫与第二电源端之间的放电路径。驱动电路可以有效提供静电放电路径的电路，以避免在高压应用下无法有效地提供有效放电路径导致的元件损坏。
-
公开(公告)号：CN115237191B
公开(公告)日：2024-02-20
申请号：CN202110443373.6
申请日：2021-04-23
申请人： 世界先进积体电路股份有限公司
IPC分类号： G05F1/56
摘要： 一种电压追踪电路以及电子电路，其中电压追踪电路用以追踪第一电压端上的第一电压与第二电压端上的第二电压中的一者以产生输出电压。电压追踪电路包括第一与第二P型晶体管以及降压电路。第一P型晶体管的漏极耦接第一电压端。降压电路耦接于第一电压端与第一P型晶体管的栅极之间。降压电路以调节电压来降低第一电压以产生控制电压且将控制电压提供至第一P型晶体管的栅极。第二P型晶体管的栅极耦接第一电压端，且其漏极耦接第二电压端。第一P型晶体管的源极与第二P型晶体管的源极耦接电压追踪电路的输出端，且输出电压产生于输出端。
-
公开(公告)号：CN113745349A
公开(公告)日：2021-12-03
申请号：CN202010468102.1
申请日：2020-05-28
申请人： 世界先进积体电路股份有限公司
IPC分类号： H01L29/872 , H01L29/06
摘要： 一种半导体装置，包括半导体基底、肖特基层、复数个第一掺杂区、复数个第二掺杂区、第一导电层以及第二导电层。半导体基底具有第一导电类型，肖特基层设置在半导体基底上。第一掺杂区以及第二掺杂区具有第二导电类型，并且设置于半导体基底内。第一掺杂区相互平行地沿着第一方向延伸，第二掺杂区相互平行地沿着第二方向延伸且横跨第一掺杂区，并共同在半导体基底内定义出复数个网格区。第一导电层设置在肖特基层上，而第二导电层则设置在半导体基底下。
-
公开(公告)号：CN118315382A
公开(公告)日：2024-07-09
申请号：CN202310028829.1
申请日：2023-01-09
申请人： 世界先进积体电路股份有限公司
IPC分类号： H01L27/02
摘要： 一种半导体结构及静电放电保护装置，包括一衬底、一第一阱、一第一掺杂区、一第二掺杂区、一第三掺杂区、一第二阱、一第四掺杂区以及一第五掺杂区。衬底具有一第一导电型。第一阱设置于衬底之中，并具有一第二导电型。第一掺杂区设置于第一阱之中，并具有第二导电型。第二掺杂区设置于第一阱之中，并具有第一导电型。第三掺杂区设置于第一阱之中，并具有第一导电型。第二阱设置于第一阱之中。第四掺杂区设置于第二阱之中，并具有第一导电型。第五掺杂区设置于第二阱之中，并具有第二导电型。
-
公开(公告)号：CN112350290B
公开(公告)日：2023-01-31
申请号：CN201910721155.7
申请日：2019-08-06
申请人： 世界先进积体电路股份有限公司
IPC分类号： H02H9/04
摘要： 一种操作电路，其耦接于一输入输出垫与一接地端之间，并包括一核心电路、一N型晶体管、一静电放电保护电路以及一控制电路。N型晶体管根据一特定节点的电压位准，决定是否导通核心电路与接地端之间的一路径。静电放电保护电路耦接于输入输出垫与核心电路之间，用以避免一静电放电电流流经核心电路，并包括一检测电路以及一释放组件。检测电路检测一静电放电事件是否发生在输入输出垫，用以产生一检测信号。释放组件根据检测信号提供一释放路径，用以释放静电放电电流。控制电路根据检测信号，控制特定节点的电压位准。
-
公开(公告)号：CN112350290A
公开(公告)日：2021-02-09
申请号：CN201910721155.7
申请日：2019-08-06
申请人： 世界先进积体电路股份有限公司
IPC分类号： H02H9/04
摘要： 一种操作电路，其耦接于一输入输出垫与一接地端之间，并包括一核心电路、一N型晶体管、一静电放电保护电路以及一控制电路。N型晶体管根据一特定节点的电压位准，决定是否导通核心电路与接地端之间的一路径。静电放电保护电路耦接于输入输出垫与核心电路之间，用以避免一静电放电电流流经核心电路，并包括一检测电路以及一释放组件。检测电路检测一静电放电事件是否发生在输入输出垫，用以产生一检测信号。释放组件根据检测信号提供一释放路径，用以释放静电放电电流。控制电路根据检测信号，控制特定节点的电压位准。
-
公开(公告)号：CN116417981A
公开(公告)日：2023-07-11
申请号：CN202111660663.2
申请日：2021-12-30
申请人： 世界先进积体电路股份有限公司
IPC分类号： H02H9/04
摘要： 本申请公开一种静电放电保护电路；其中，所述静电放电保护电路耦接接合垫且包括缓冲电路、驱动电路、以及电源箝制电路。缓冲电路包括串联耦接于第一节点与第一电源节点之间且具有第一导电类型的第一与第二晶体管。接合垫耦接第一节点。驱动电路根据控制电压来决定第一晶体管与第二晶体管中至少一个的状态。驱动电路包括具有第二导电类型的第三晶体管，其耦接于第二电源节点与第一晶体管的栅极之间且受控于控制电压。电源箝制电路通过第一节点耦接接合垫，且耦接第三晶体管的栅极于第二节点。控制电压产生于第二节点。电源箝制电路根据接合垫上的电压决定控制电压的电平。本发明实施例的静电放电保护电路具有高压容忍度。
-
公开(公告)号：CN115347048A
公开(公告)日：2022-11-15
申请号：CN202110521696.2
申请日：2021-05-13
申请人： 世界先进积体电路股份有限公司
摘要： 本发明提供一种半导体结构，包括一基板、第一阱、第二阱、第一掺杂区、第二掺杂区、第一栅极结构、第一绝缘层以及第一场板结构。第一阱及第二阱设置于该基板内。第一掺杂区设置于第一阱之中。第二掺杂区设置于第二阱之中。第一栅极结构设置于第一掺杂区与第二掺杂区之间。第一绝缘层覆盖部分的第一阱与部分的第一栅极结构。第一场板结构设置于第一绝缘层上，并与第一栅极结构部分重叠，其中第一场板结构沿着第一方向分割为彼此分隔的第一部分场板以及第二部分场板。本申请可基于设计需求通过分割场板以弹性地配置导通电阻及总栅极电荷，以获得所需的装置性能。此外，也可通过弹性地配置导通电阻及总栅极电荷，以获得最佳的优化指标。
-
公开(公告)号：CN115237191A
公开(公告)日：2022-10-25
申请号：CN202110443373.6
申请日：2021-04-23
申请人： 世界先进积体电路股份有限公司
IPC分类号： G05F1/56
摘要： 一种电压追踪电路以及电子电路，其中电压追踪电路用以追踪第一电压端上的第一电压与第二电压端上的第二电压中的一者以产生输出电压。电压追踪电路包括第一与第二P型晶体管以及降压电路。第一P型晶体管的漏极耦接第一电压端。降压电路耦接于第一电压端与第一P型晶体管的栅极之间。降压电路以调节电压来降低第一电压以产生控制电压且将控制电压提供至第一P型晶体管的栅极。第二P型晶体管的栅极耦接第一电压端，且其漏极耦接第二电压端。第一P型晶体管的源极与第二P型晶体管的源极耦接电压追踪电路的输出端，且输出电压产生于输出端。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.036 秒)
