-
公开(公告)号：CN106209099B
公开(公告)日：2019-06-04
申请号：CN201610488447.7
申请日：2016-06-28
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种基于真随机数序列的流水线模数转换器动态补偿装置，该装置包括子模数转换器、子数模转换器、真随机数产生电路和编码电路，其中真随机数产生电路用于产生真随机数序列，并将真随机数序列提供给子模数转换器，以对子模数转换器中比较器基准电压输入端对应开关的开合进行控制；子模数转换器用于将输出的数字信号提供给编码电路，编码电路用于根据数字信号生成编码信号并将编码信号提供给子数模转换器，以对子数模转换器中开关的开合进行控制。通过本发明，可以解决子模数转换器中比较器失调以及子数模转换器中电容失配的问题。
-
公开(公告)号：CN103199488A
公开(公告)日：2013-07-10
申请号：CN201310110444.6
申请日：2013-04-01
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H02H3/24
摘要： 本发明涉及一种无需独立基准源的欠压保护电路，由电压-电流转换单元和电流比较电路单元组成。本发明提供的电路不需要传统电路所需的齐纳二极管或独立电压基准源提供参考电压，也不需要独立的比较器来比较被监控电压与参考电压的大小；本发明电路可实现电压检测、电压-电流转换和温度补偿等功能，芯片面积更小、制造成本更低；本发明电路能实现阈值电压的温度补偿，在-55℃-125℃范围内具有良好的温度特性，电路的阈值电压随温度变化不超过0.6%。本发明电路可广泛应用于集成电路中的DC-DC、LDO等电源管理电路领域。
-
公开(公告)号：CN106066684B
公开(公告)日：2019-03-26
申请号：CN201610368549.5
申请日：2016-05-27
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G06F1/3287 , G06F1/324
摘要： 本发明提供一种主从式SOC芯片低功耗控制电路，包括控制器、片外CPU和SOC芯片内的片内CPU，控制器分别与片外CPU和所述片内CPU连接，用于根据片外CPU和/或片内CPU输出的配置信息，针对配置信息中的每个配置对象分别生成控制信号，并将对应的控制信号发送给SOC芯片中对应片内CPU的电源控制端。本发明通过设置片外CPU和控制器，并使控制器根据片外CPU和/或SOC芯片内的片内CPU输出的配置信息生成控制信号，来控制SOC芯片内对应片内CPU电源的开关，可以在片内CPU不需要工作时完全关闭，从而可以降低SOC芯片内片内CPU的功耗，从而降低整个SOC芯片的功耗。
-
公开(公告)号：CN106209099A
公开(公告)日：2016-12-07
申请号：CN201610488447.7
申请日：2016-06-28
申请人： 中国电子科技集团公司第二十四研究所
CPC分类号： H03M1/0641 , H03M1/403
摘要： 本发明提供一种基于真随机数序列的流水线模数转换器动态补偿装置，该装置包括子模数转换器、子数模转换器、真随机数产生电路和编码电路，其中真随机数产生电路用于产生真随机数序列，并将真随机数序列提供给子模数转换器，以对子模数转换器中比较器基准电压输入端对应开关的开合进行控制；子模数转换器用于将输出的数字信号提供给编码电路，编码电路用于根据数字信号生成编码信号并将编码信号提供给子数模转换器，以对子数模转换器中开关的开合进行控制。通过本发明，可以解决子模数转换器中比较器失调以及子数模转换器中电容失配的问题。
-
公开(公告)号：CN105655333A
公开(公告)日：2016-06-08
申请号：CN201610194179.8
申请日：2016-03-30
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H01L27/02
CPC分类号： H01L27/0262
摘要： 本发明涉及一种高维持电压的双向SCR保护结构，包括P型衬底、衬底P+掺杂区、N型深阱、衬底P+区、第一至第三N型阱、第一至第二P型阱、第一P+掺杂区、第一N+掺杂区、第一至第二触发P+掺杂区、第三N+掺杂区和第三P+掺杂区，所述第一N+掺杂区、第一P+掺杂区和第一N型阱形成NPN晶体管Q1，所述第三N+掺杂区、第三P+掺杂区和第一N阱形成NPN晶体管Q2，所述第一P型阱、第一N型阱和第二P型阱形成PNP晶体管Q3；还包括与第一N+掺杂区形成电流泄放通道的第一电流泄放结构和与第三N+掺杂区形成电流泄放通道的第二电流泄放结构。本发明在双向SCR的主通路上并联寄生的泄流晶体管，提高SCR维持电压的同时，不影响器件的失效电流，保持与传统结构相同保护能力。
-
公开(公告)号：CN104536917B
公开(公告)日：2017-04-26
申请号：CN201510025478.4
申请日：2015-01-19
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G06F13/16
摘要： 本发明提供一种应用于FPAA的基于存储器的多功能动态配置电路，包括SPI模块、主控制器、存储器控制器、存储器、寄存器选择开关阵列、并列结构配置寄存器阵列和配置开关阵列；所述SPI模块的输出端与主控制器相连，所述主控制器的输出端与寄存器选择开关阵列和存储器控制器相连，所述存储器控制器与存储器相连，所述寄存器选择开关阵列与并列结构配置寄存器阵列相连，所述配置开关阵列与并列结构配置寄存器阵列和主控制器相连。本发明提供的动态配置电路，采用存储器和并列结构配置寄存器陈列相结合的方式实现FPAA的多功能动态配置，将所有的配置数据通过SPI模块预先下载到存储器中，不用等待SPI模块重新下载配置数据，从而保证了多功能动态配置的实时性。
-
公开(公告)号：CN106066684A
公开(公告)日：2016-11-02
申请号：CN201610368549.5
申请日：2016-05-27
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G06F1/32
CPC分类号： G06F1/3287 , G06F1/324
摘要： 本发明提供一种主从式SOC芯片低功耗控制电路，包括控制器、片外CPU和SOC芯片内的片内CPU，控制器分别与片外CPU和所述片内CPU连接，用于根据片外CPU和/或片内CPU输出的配置信息，针对配置信息中的每个配置对象分别生成控制信号，并将对应的控制信号发送给SOC芯片中对应片内CPU的电源控制端。本发明通过设置片外CPU和控制器，并使控制器根据片外CPU和/或SOC芯片内的片内CPU输出的配置信息生成控制信号，来控制SOC芯片内对应片内CPU电源的开关，可以在片内CPU不需要工作时完全关闭，从而可以降低SOC芯片内片内CPU的功耗，从而降低整个SOC芯片的功耗。
-
公开(公告)号：CN104536917A
公开(公告)日：2015-04-22
申请号：CN201510025478.4
申请日：2015-01-19
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G06F13/16
CPC分类号： G06F13/1668 , G06F13/1694 , G06F2213/1602
摘要： 本发明提供一种应用于FPAA的基于存储器的多功能动态配置电路，包括SPI模块、主控制器、存储器控制器、存储器、寄存器选择开关阵列、并列结构配置寄存器阵列和配置开关阵列；所述SPI模块的输出端与主控制器相连，所述主控制器的输出端与寄存器选择开关阵列和存储器控制器相连，所述存储器控制器与存储器相连，所述寄存器选择开关阵列与并列结构配置寄存器阵列相连，所述配置开关阵列与并列结构配置寄存器阵列和主控制器相连。本发明提供的动态配置电路，采用存储器和并列结构配置寄存器陈列相结合的方式实现FPAA的多功能动态配置，将所有的配置数据通过SPI模块预先下载到存储器中，不用等待SPI模块重新下载配置数据，从而保证了多功能动态配置的实时性。
-
公开(公告)号：CN102064808A
公开(公告)日：2011-05-18
申请号：CN201010527207.6
申请日：2010-11-02
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K17/16
摘要： 本发明涉及一种集成在A/D转换器芯片上的开关噪声抑制电路，它包括一个正基准通路RC网络和一个负基准通路RC网络，通过这两个RC电阻电容网络，来抑制流水线正基准VREF+和负基准VREF-的SSN噪声，使高速高精度流水线A/D转换器的SFDR由常规的30～40dB提升至80～90dB，极大地提高了整个流水线A/D转换器的动态性能。本发明电路可广泛应用于高速高精度流水线A/D转换器中。
-
公开(公告)号：CN106253859B
公开(公告)日：2019-08-16
申请号：CN201610621091.X
申请日：2016-08-01
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种光探测器及其组件和光电前端放大器电路，属于四象限光电探测应用技术领域，所述光电前端放大器电路包括低噪声前端跨阻放大器、中间级电压放大器与输出缓冲放大器三级结构，三级电路通过直流耦合构成宽带放大器，本发明的有益效果在于电路结构与现有探测器工艺兼容，可以单片集成减小四象光电限探测器体积、功耗、成本，提升可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.047 秒)
