一种具有高精度采样开关的SAR ADC

    公开(公告)号:CN109245768B

    公开(公告)日:2022-04-05

    申请号:CN201811120077.7

    申请日:2018-09-19

    IPC分类号: H03M1/12 H03K17/51

    摘要: 本发明属于模拟或数模混合集成电路技术领域,具体为一种具有高精度采样开关的SAR ADC;所述SAR ADC包括两组采样电容阵列和以及比较器;差分输入信号Vin和Vip对应连接到比较器的两个输入端,正端采样电容阵列的采样极板通过正端采样开关与Vin连接;负端采样电容阵列的采样极板通过负端采样开关与Vip连接;比较器的输出端连接基准电压;本发明在采样开关栅极和采样极板之间引入了一个交叉耦合电容,由于正负端采样开关的栅压值是关于一个共模电压对称,使得在采样结束时,正负端两个采样极板之间的电压变化量相等,而且这个变化量不会随着采样信号的变化而变化,从而提高了整个ADC的采样精度。

    一种加入随机扰动的多相时钟生成电路

    公开(公告)号:CN109101074B

    公开(公告)日:2020-07-07

    申请号:CN201810821512.2

    申请日:2018-07-24

    IPC分类号: G06F1/04

    摘要: 本发明公开了一种加入随机扰动的多相时钟生成电路,该时钟生成电路包括主时钟模块、随机信号生成模块和buffer矩阵开关模块;所述主时钟模块用于生成N条多相时钟信号;所述buffer矩阵开关模块用于在所述随机信号生成模块输出的随机控制信号控制下,对输入的所述N条多相时钟信号的传输路径进行随机切换,输出N条加入随机扰动的多相时钟信号。本发明通过加入随机扰动的方式,将时钟相位误差白化,仅仅损失少量信噪比,就能够实时消除多相时钟相位误差对高精度TI ADC性能的影响,且能够跟踪消除时钟相位误差随工作环境变化波动的影响,将固定频率处的误差杂散分量白化到噪底中,不打断TI ADC正常工作,设计实现简单,稳定度高。

    基于逐次逼近算法的ADC自校正电路

    公开(公告)号:CN107147393B

    公开(公告)日:2019-06-25

    申请号:CN201710320936.6

    申请日:2017-05-09

    IPC分类号: H03M1/10

    CPC分类号: H03M1/1009

    摘要: 本发明公开一种基于逐次逼近算法的ADC自校正电路,包括:编码电路、分压电阻串、比较器阵列、多路选择开关、第一数模转换器、基准电路、控制寄存器及数据寄存器,编码电路的输入端与比较器阵列的输出端相连,比较器阵列中每一比较器的正相输入端均与多路选择开关的动端相连,比较器阵列中每一比较器的反相输入端对应连接于分压电阻串中每两相邻的电阻之间,比较器阵列的使能端与控制寄存器相连,多路选择开关的第一不动端用于接收一模拟信号、第二不动端与第一数模转换器的输出端相连、控制端与控制寄存器相连,所述基准电路与分压电阻串及比较器阵列均相连,用于将分压电阻串的中间电平和电压范围校正到和第一数模转换器的输出一致。

    一种基于波导光栅耦合器的光偏振态调整芯片

    公开(公告)号:CN109725385A

    公开(公告)日:2019-05-07

    申请号:CN201910148427.9

    申请日:2019-02-28

    摘要: 本发明提供一种基于波导光栅耦合器的光偏振态调整芯片,包括一个第一波导,用于向3dB分束器输入光源;两个第二波导,用于连接3dB分束器和热光调制器;两个第三波导,用于连接热光调制器和光衰减器;两个第四波导,用于连接光衰减器和模式转换器;一个3dB分束器;两个热光调制器;两个光衰减器;一个具有两个输入端口的波导光栅耦合器;两个模式转换器位于波导光栅耦合器的两个输出端口。本发明的一种基于波导光栅耦合器的光偏振态调整芯片,其所涉及的器件基于光波导器件,能够集成在同一衬底上,具有较高的集成度,有望在光通信、片上/片间光互连领域得到应用。

    基于预加重的逐次逼近型模数转换器

    公开(公告)号:CN109039337A

    公开(公告)日:2018-12-18

    申请号:CN201810768140.1

    申请日:2018-07-13

    IPC分类号: H03M1/38

    CPC分类号: H03M1/38

    摘要: 本发明提供一种基于预加重的逐次逼近型模数转换器,包括:电容型数模转换器,其一输入端连接采样信号,其另一输入端连接基准电压,根据控制信号控制电容阵列中各电容开关连接不同电位的基准电压输出转换电压;比较器,其一输入端连接转换电压,其另一输入端接地,用于比较采样信号与转换电压输出比较信号;数字逻辑单元,其输入端分别连接比较信号与时钟信号,其输出端逐次输出数字信号;预加重电路,其输入端连接数字逻辑单元,其输出端连接电容型模数转换单元,用于提高数字信号的高频分量输出经预加重的控制信号。通过增加预加重电路,缩短了电容型数模转换器的建立时间,在不牺牲线性度的情况下,以较低的硬件消耗和功耗提高了其转换速度。

    一种高压窄脉冲产生电路

    公开(公告)号:CN104836552B

    公开(公告)日:2018-02-13

    申请号:CN201510243084.6

    申请日:2015-05-13

    IPC分类号: H03K3/64

    摘要: 本发明公开了一种高压窄脉冲产生电路,至少包括用于产生第一负窄脉冲信号、第二负窄脉冲信号和正窄脉冲信号的窄脉冲信号产生模块,用于接收所述正窄脉冲信号和所述第二负窄脉冲信号并生成倍压窄脉冲信号的倍增窄脉冲信号产生模块;与窄脉冲信号产生模块和倍压窄脉冲信号产生模块连接的高压窄脉冲信号转换模块,该转换模块适于接收所述第一负窄脉冲信号和所述倍增窄脉冲信号,并输出高压窄脉冲信号,本发明提供的高压窄脉冲产生电路可以在芯片内部产生2倍于电源电压的高压窄脉冲,可在深亚微米极低电源电压条件下瞬间充分地打开NMOS晶体管,从而对开关电容电路中采样电容有效复位。解决了传统窄脉冲产生电路不能有效开启NMOS晶体管的问题。

    一种芯片片上电阻自校正电路及方法

    公开(公告)号:CN105680818A

    公开(公告)日:2016-06-15

    申请号:CN201610101149.8

    申请日:2016-02-24

    IPC分类号: H03H7/38

    CPC分类号: H03H7/38

    摘要: 本发明提供一种芯片片上电阻自校正电路,包括产生参考电流的参考电流产生电路,接收参考电流并按1:1比例输出电流I1和I2的电流镜电路,电流I1输出至比较器的正输入端和芯片外接高精度电阻,电流I2输出至比较器的负输入端和芯片上阻值数字可调电阻,比较器比较芯片外接高精度电阻和芯片上阻值数字可调电阻的阻值大小,以及根据比较器反馈的比较结果,在时序产生电路产生的时序信号控制下,逐次设置和确定数字信号各位的值,最终使得芯片上阻值数字可调电阻的阻值逐次逼近芯片外接高精度电阻的阻值。本发明还提供一种芯片片上电阻自校正方法。本发明提供的校正电路和方法,可实现芯片大批量生产,降低了芯片成本,提升了产品市场竞争力。